RISC-V 32i CPU和汇编器

上传者: GZM888888 | 上传时间: 2022-06-14 14:06:46 | 文件大小: 292KB | 文件类型: ZIP
RISC-V 32i CPU和汇编器 这是HKUST ELEC-5140高级计算机体系结构的课程项目材料之一,鼓励学生增强结构模型并改善其性能。 该项目正在运行,由维护。 任何讨论或建议,将不胜感激! 项目树 RV32i目录包含一个用verilog编写的RISC-V CPU的Vivado项目,该项目实现了5级单问题处理器,支持31条基本指令。 RISC-V_Assembler目录包含一个汇编程序,用于将RISC-V指令汇编转换为十六进制格式,可以在Vivado仿真过程中通过$readmemh轻松将其直接直接加载到指令存储器中。 测试目录包含以RV32i程序集编写的基准。 Vec_Mul是一个基本的编码示例。 组装手册 该汇编器支持什么: R型: add s1, t1, t2 # s1 = t1 + t2 I型: slti s1, t1, 3 # if t1 < 3: s1 = 1

文件下载

资源详情

[{"title":"( 122 个子文件 292KB ) RISC-V 32i CPU和汇编器","children":[{"title":"README.md <span style='color:#111;'> 3.10KB </span>","children":null,"spread":false},{"title":"Vec_Mul.txt <span style='color:#111;'> 1.32KB </span>","children":null,"spread":false},{"title":"vivado_3236.backup.log <span style='color:#111;'> 6.33KB </span>","children":null,"spread":false},{"title":"vivado_pid41608.str <span style='color:#111;'> 3.90KB </span>","children":null,"spread":false},{"title":"Top_behav.wcfg <span style='color:#111;'> 11.23KB </span>","children":null,"spread":false},{"title":"......","children":null,"spread":false},{"title":"<span style='color:steelblue;'>文件过多,未全部展示</span>","children":null,"spread":false}],"spread":true}]

评论信息

免责申明

【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明