首页 开发技术 硬件开发 RTL8208B_BCM5421S千兆网cyclone2 FPGA主控板protel99原理图PCB+BOM+FPGAVerilog源码+文档说明.zip

RTL8208B_BCM5421S千兆网cyclone2 FPGA主控板protel99原理图PCB+BOM+FPGAVerilog源码+文档说明.zip

上传者： GJZGRB | 上传时间： 2021-04-20 19:05:52 | 文件大小： 533KB | 文件类型： ZIP
RTL8208B_BCM5421S千兆网cyclone2 FPGA主控板protel99设计硬件原理图PCB+BOM+FPGA Verilog源码+文档说明,4层板设计，包括完整的原理图+PCB+生产BOM文件，CYCLONE2 FPGA设计逻辑源码文件 2、 设计概述 本板作为千兆机内帧的接收板，主要功能是接收千兆机内帧控制器输入的显示数据，经过SDRAM转存后再通过十六个百兆口输出。同时要能接收箱体扫描板输出数据。其中收发关系由本板百兆芯片实现AUTOCROSS。 3、 具体设计 3．1 SDRAM.SCH  使用一片86脚，TSOP封装的SDRAM  可以使用64M，128M的SDRAM。使用64M芯片时21脚（A11）NC  DQM[3:0]接地，CKE接3.3V电源 3．2 FPGA.SCH  FPGA芯片使用EP2C8Q208  配置方式JTAG+AS（EPCS4）  25M时钟和RESET接PLL1的输入端  FPGA附加电路：FLASH，EEPROM，温度传感，天光亮度传感  FLASH的CS#接地，WP#接3.3V。EEPROM的WP接地  千兆的CLK125,RC125,MEDIA,BREAK接PLL2IN  千兆PHY和两个百兆PHY的管理接口复用一对I/O。 千兆PHY地址为00001；百兆PHY地址为10***,01***  百兆芯片共用一个RESET引脚 3．3 POWER.SCH  5V电源输入  FPGA内核电压1.25V使用一片1085_ADJ  板上3.3V电压使用一片2831Y  千兆芯片的2.5V使用一片2831Y  两个百兆芯片的1.8V各使用一片2831Y,需要测试是否可以使用一片 每个百兆芯片需要760mA工作电流 3．4 INDRIVE.SCH  千兆芯片使用BCM5421S  留有光接口与电接口，使用MEDIA选择管脚选择接口类型  引脚设置如下： 信号类型 信号名称 引脚 IO 功能描述 连接方式 与FPGA相连的信号 RXD[7:0] 2,3,4,9,10,11,12,15 O 接收数据，与RXC同步 在100BASE-TX和RGMII模式下，只有RXD[3:0]有效 经过排阻和FPGA相连（如图19） TXD[7:0] 104,103,102,101,100,99,98,97 I 发送数据，与GTXCLK同步 在100BASE-TX和RGMII模式下，只有TXD[3:0]有效 RX_DV 1 O 高电平指示正在接收数据 TX_EN 106 I TXD[7:0]传输使能 GTXCLK 107 I GMII传输时钟，MAC提供的125M时钟，用于同步发数据 RX_ER 113 O RX_DV高，RX_ER高指示从双绞线收的数据有错 INTR#/ ENDET 76 I 中断信号 当检测到ENERGY置高1.3ms 当无ENERGY 1.3s 置低 与FPGA的CLKIN相连 MDC 20 串行数据MDIO的同步时钟，可以达到12.5M 与FPGA相连，与百兆芯片复用 MDIO 21 用于配置MII寄存器的串行数据 与RJ45相连的信号 TRD[0]+- 47,48 IO 网线的收发差分对 与RJ45相连 TRD[1]+- 50,49 IO TRD[2]+- 56,57 IO TRD[3]+- 59,58 IO 与光头相连的信号 SGIN+- 115,116 I SerDes/SGMII差分数据输入 与光头相连 SGOUT+- 118,119 O SerDes/SGMII差分数据输出 指 示 灯 信 号 B_TX 70 O 传输数据指示信号 B_RC 71 O 接收数据指示信号 B_LINK2 72 O 传输速度指示信号 00表示1000BASE-T LINK 高电平使能SERDES模式 B_LINK1 73 O B_FDX 74 I/O pd 高电平使能SGMII模式 全双工指示信号 B_SLAVE 75 I/O pu A-N使能 Master/Slave指示信号 B_QUALITY 85 O 铜线连接质量指示信号 RGMII模式下设置RXC Timing 时 钟 信 号 XTALI 124 I 5421的外接25M参考时钟 接25M晶体 XTALO 125 O RXC 112 O 从输入的模拟信号中恢复的125M时钟，用于同步RXD[7:0] 接FPGA的CLKIN CLK125 18 O MAC参考时钟，由XTALI倍频产生的125M时钟信号输出 接FPGA的CLKIN 接成1或者0的控制信号 PHY[4:0] 63,

文件下载

资源详情

[{"title":"（ 23 个子文件 533KB ） RTL8208B_BCM5421S千兆网cyclone2 FPGA主控板protel99原理图PCB+BOM+FPGAVerilog源码+文档说明.zip","children":[{"title":"EP2C8Q208_RTL8208B_BCM5421S千兆网protel硬件原理图+PCB文件+FPGA源码","children":[{"title":"FPGA(EP2C8Q208)-VERILOG逻辑源码","children":[{"title":"pll_mega.v <span style='color:#111;'> 9.68KB </span>","children":null,"spread":false},{"title":"data_test.v <span style='color:#111;'> 2.02KB </span>","children":null,"spread":false},{"title":"clk_div_80_125.v <span style='color:#111;'> 1.05KB </span>","children":null,"spread":false},{"title":"init_bcm5421.v <span style='color:#111;'> 6.62KB </span>","children":null,"spread":false},{"title":"rtl8208b_smii_r.v <span style='color:#111;'> 2.77KB </span>","children":null,"spread":false},{"title":"VD3017_T01.v <span style='color:#111;'> 10.00KB </span>","children":null,"spread":false},{"title":"sdram_data_test.v <span style='color:#111;'> 3.96KB </span>","children":null,"spread":false},{"title":"pll_mega.bsf <span style='color:#111;'> 3.42KB </span>","children":null,"spread":false},{"title":"init_set.v <span style='color:#111;'> 5.37KB </span>","children":null,"spread":false},{"title":"query_link_state.v <span style='color:#111;'> 3.25KB </span>","children":null,"spread":false},{"title":"Led_Ctrl_SV1.v <span style='color:#111;'> 4.22KB </span>","children":null,"spread":false},{"title":"rx_t_2.v <span style='color:#111;'> 3.74KB </span>","children":null,"spread":false},{"title":"clk_test.v <span style='color:#111;'> 2.23KB </span>","children":null,"spread":false},{"title":"alt_pll.v <span style='color:#111;'> 8.47KB </span>","children":null,"spread":false},{"title":"tx_t_1.v <span style='color:#111;'> 2.35KB </span>","children":null,"spread":false},{"title":"sdram_init.v <span style='color:#111;'> 5.03KB </span>","children":null,"spread":false},{"title":"mii_man_cnt.v <span style='color:#111;'> 6.30KB </span>","children":null,"spread":false},{"title":"sdram_test_top.v <span style='color:#111;'> 3.11KB </span>","children":null,"spread":false},{"title":"sdram_addr_test.v <span style='color:#111;'> 5.53KB </span>","children":null,"spread":false},{"title":"rtl8208b_smii_t.v <span style='color:#111;'> 2.56KB </span>","children":null,"spread":false}],"spread":false},{"title":"EP2C8Q208_RTL8208B_BCM5421S_LAN千兆接收板设计说明.doc <span style='color:#111;'> 341.50KB </span>","children":null,"spread":false},{"title":"EP2C8Q208_RTL8208B_BCM5421S_LAN.器件料单.txt <span style='color:#111;'> 15.75KB </span>","children":null,"spread":false},{"title":"EP2C8Q208_RTL8208B_BCM5421S_LAN.DDB <span style='color:#111;'> 2.35MB </span>","children":null,"spread":false}],"spread":true}],"spread":true}]

评论信息

其他资源

免责申明

【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明

个人信息

下载历史

相关资源标签

热门下载

最新下载