FPGA 读写SPI FLASH的Verilog逻辑源码Quartus工程文件+文档说明.zip

上传者: GJZGRB | 上传时间: 2021-03-17 09:14:44 | 文件大小: 5.04MB | 文件类型: ZIP
FPGA 读写SPI FLASH的Verilog逻辑源码Quartus工程文件+文档说明,由于 FPGA 是基于 SRAM 结构的,程序掉电后会丢失,所以需要一个外置 Flash 保存程序, FPGA 每次上电后去读取 Flash 中的配置程序,在 ALINX 开发板中,很多使用的是 SPI 接口的 nor flash,这种 flash 只需要 4 根 IO。FPGA 的配置 flash 是特殊的 IO,上电时工作,FPGA 要使用这些 IO 来读取 Flash,读取完成后释放这些 IO 交给用户使用。 本实验做一个 SPI 主设备控制器,然后按照 spi Flash 数据手册的命令要求发出擦除、编程、 读取等指令,每次上电后将 flash 中第一个字节读取并显示出来,按键按下时,数字加 1 再写回 flash。

文件下载

资源详情

[{"title":"( 132 个子文件 5.04MB ) FPGA 读写SPI FLASH的Verilog逻辑源码Quartus工程文件+文档说明.zip","children":[{"title":"spi_flash_test.qws <span style='color:#111;'> 5.36KB </span>","children":null,"spread":false},{"title":"spi_flash_test.cmp.rdb <span style='color:#111;'> 25.79KB </span>","children":null,"spread":false},{"title":"spi_flash_test.routing.rdb <span style='color:#111;'> 8.61KB </span>","children":null,"spread":false},{"title":"spi_flash_test.(2).cnf.cdb <span style='color:#111;'> 1.46KB </span>","children":null,"spread":false},{"title":"spi_flash_test.cbx.xml <span style='color:#111;'> 96B </span>","children":null,"spread":false},{"title":"......","children":null,"spread":false},{"title":"<span style='color:steelblue;'>文件过多,未全部展示</span>","children":null,"spread":false}],"spread":true}]

评论信息

  • qq_43329421 :
    用户下载后在一定时间内未进行评价,系统默认好评。
    2021-08-08
  • a23171 :
    用户下载后在一定时间内未进行评价,系统默认好评。
    2021-08-03
  • m0_50900440 :
    用户下载后在一定时间内未进行评价,系统默认好评。
    2021-08-03
  • qq_42304621 :
    用户下载后在一定时间内未进行评价,系统默认好评。
    2021-07-28
  • xidan_hdlg2046 :
    用户下载后在一定时间内未进行评价,系统默认好评。
    2021-07-22

免责申明

【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明