spi 通信的master部分使用的verilog语言实现.zip
可以做为你的设计参考
module spi_master(rstb,clk,mlb,start,tdat,cdiv,din, ss,sck,dout,done,rdata);
input rstb,clk,mlb,start;
input [7:0] tdat; //transmit data
input [1:0] cdiv; //clock divider
input din;
output reg ss;
output reg sck;
output reg dout;
文件下载
资源详情
[{"title":"（ 1 个子文件 1KB ） spi 通信的master部分使用的verilog语言实现.zip","children":[{"title":"spi_master.v <span style='color:#111;'> 2.41KB </span>","children":null,"spread":false}],"spread":true}]
评论信息
其他资源
- DXP AD库文件（元件库+封装库+3D模型） 包含大量常用元器件、芯片封装
- 长途汽车管理系统
- hownet最新版资源
- AIRSAR data_format.rar
- KUKA机器人操作手册
- T-Splines4.0 for rhino 5.0 全中文汉化版，最好用的版本！全中文！免费版
- javaJSP音乐网站论文
- 常用GPU计算工具numba的3个例子.docx
- AB1400PLC编程资料
- 部编语文三上PPT课件 04 古诗三首 《夜书所见》1.ppt
- PersaudBot：具有多种功能的Discord机器人-源码
- Git安装包+文档.zip
- 水晶石技法3ds Max建筑模型制作_0.pdf
- 数据结构与算法Java描述 习题答案
- Linux介绍，安装，Shell
- 栗子列表口令包.rar
- Asp.net本地调试工具
- plc运料小车的控制
- 基于FPGA的任意波形发生器的研究与设计详细说明文档
- 基于asp的web的网络购物系统+(附毕业设计论文)
- 4psk调制代码
- 周立功 LPC1766 开发板 例程全套
- S1000D标准 CORENA_S1000D_技术白皮书
- CEC2017测试函数C++源码、示例和文献介绍
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明