实验一 分支程序设计实验 一、实验目的 掌握分支程序的结构 掌握分支程序的设计方法 二、实验内容 编制计算下面函数值的程序(x,y的值在-128~+127之间) 1 x>=0,y>=0 a= 0 x<0,y<0 -1 x,y异号 输入数据为x,y,输出数据为a。
2022-12-08 09:02:27 18KB 微机原理实验
1
把TF卡格式化成linux可识别工具
2022-12-07 17:01:23 30.16MB linux
1
启动盘制作工具,开源的
2022-12-07 17:01:22 1.3MB 启动盘制作
1
bat基础教程学习资料.doc
2022-12-06 09:02:44 172KB 教程
1
UNH-IOL协议兼容性测试套件新版。
2022-12-06 09:02:39 2.22MB NVME unh-iol
1
UNH-IOL实验性nvme测试套件
2022-12-06 09:02:38 1.13MB NVME
1
UNH-IOL_NVMe-MI_Conformance_Test_Suite_v15.0
2022-12-06 09:02:37 861KB NVME
1
计算机系大学生必备(感兴趣可以下载)
2022-12-06 09:02:36 5.8MB 数字电路 计算机组成原理
1
SATA协议 Serial ATA Revision 3.2免费下载
2022-12-05 14:02:22 10.15MB 文档
1
非常好用的EMC存储设备浏览器无需JAVA
2022-12-04 13:01:09 97.68MB 非常好用的EMC存储设备浏览器无
1
可对各种镜像安装包进行,制作,解压即可用。 步骤,选择插入U盘--本地镜像文件--格式化U盘-开始制作。 欢迎大家下载谢谢!
2022-12-03 16:02:25 7.73MB 制作工具 U盘
1
世界矢量图,七大洲shp
2022-12-02 19:02:17 13.99MB 矢量图
1
是林美华老师的学生,就直接冲! RAM的实验内容: 7.某机器中,已知配有一-个地址空间为0000H~ 3FFFH的ROM区域。现在再用一个RAM芯片(8Kx 8)形成40Kxl6位的RAM区域,起始地为6000H。假设RAM芯片有cs和WE信号控制端。CPU的地址总线为A15~Ao,数据总线为D15~Do,控制信号为R/W (读/写), MREQ (访存),要求: (1)画出地址译码方案。 (2)将ROM与RAM同CPU连接。 (1)由于RAM芯片的容量是8Kx8,要构成40K*16的RAM区域,共需要40K x16_=5x 2=10片 分为5组,每组2片; 8K=213,故低位地址为13位: A12 8Kx8 每组的2片位并联,进行字长的位扩展 有5组RAM芯片,故用于组间选择的译码器使用3:8译码器,用高3位地址A15~A13作译码器的选择输入信号 注:RAM1~RAM5各由2片8K×8芯片组成,进行字长位扩展 各芯片组内部的单元地址是A12~Ao由全0到全1
2022-12-02 19:02:16 381KB RAM SRAM multisim 实验内容
1
这是RNN LSTM实战--人名分类器所用的data,该实战已经在Blog中按步骤记录,欢迎大家下载这个数据集。
2022-12-01 22:02:21 2.8MB RNN实战 LSTM 人名分类器 深度学习
minio2022-1220新版
2022-12-01 13:02:17 32.09MB 文件存储
1