摘要: 自己利用VHDL硬件描述语言实现的多功能电子数字钟的完整源程序，各项功能已在实验开发系统上演示，功能相当完善！还包括自己在具体开发过程中的发现的一些VHDL语言的语法问题，欢迎高手指点！

运用集成电路的工作原理和使用方法，在单元电路的基础上进行小型数字系统设计，结合计算机仿真技术，利用数字电路的相关软件进行基础仿真，主要使用QuartusⅡ7.2软件对电路进行设计，并下载到SmartSOPC实验系统中进行硬件调试，以实现一个24小时数字计时器，可完成00：00：00~23：59：59的计时功能，并在控制电路的作用下具有清零、保持、快速校分、快速校时、整点报时功能、星期、闹钟、彩铃功能等。

数字电路数字钟实验报告

VHDL的一些实例源代码，有密码锁，电子狗，数字钟

主要功能：计时、调时、调闹、报时、闪烁、通信

proteus设计与仿真 数字钟的设计本次数字时钟电路采用AT89C52单片机作为控制核心，使用按钮设计控制电路，结合DS18B20传感器、LMO16L液晶显示模块和排阻实现时、分、秒、温度的显示，采用扬声器实现闹钟功能。硬件电路设计主要包括中央处理单元电路、键盘扫描电路以及闹钟电路。软件程序设计则采用汇编语言实现。本设计实现了显示时间、调整时间、闹钟定时等功能，达到了设计的要求和目的。并在Proteus软件上进行了仿真和调试

现场可编程门阵列（Field Programmable Gate Arrays,FPGA）是一种可编程使用的信号处理器件。通过改变配置信息，用户可对其功能进行定义，以满足设计需求。通过开发，FPGA能够实现任何数字器件的功能。与传统数字电路相比，FPGA具有可编程、高集成度、高可靠性和高速等优点。 　　1 数字钟总体设计 　　本文以FPGA平台为基础，在QuartusⅡ开发环境下设计开发多功能数字钟。数字钟实现的功能如下： 　　1）计时功能：进行正常的时、分、秒计时，并由6只8段数码管分别显示时、分、秒时间。 　　2）校时功能：当时校时按键按下时，计时器时位迅速增加，并按24小时循环；

本文档基于vhdl设计数字时钟并且带有置数和闹钟功能。

数字钟 可调时调分 调闹铃 可以实现一般闹铃的所有功能

数字逻辑 课程设计 VHDL 多功能数字钟 这个数字钟是我同学根据老师那个改编的，功能很强大！同时免费赠送设计报告以及.scf .vhd文件 1、具有以二十四小时制计时、显示、整点报时、时间设置和闹钟的功能。 2、设计精度要求为1秒 （一）计时：正常工作状态下，每日按24h计时制计时并显示，蜂鸣器无声，逢整点报时。 （二）校时：在计时显示状态下，按下“set键”，进入“小时”校准状态，之后按下“k键”则进入“分”校准状态，继续按下“k键”则进入“秒复零”状态，第三次按下“k键”又恢复到正常计时显示状态。 （1）“小时”校准状态：在“小时”校准状态下，显示“小时”的数码管闪烁，并以1HZ的频率递增计数。 （2）“分”校准状态：在“分”校准状态下，显示“分”的数码管闪烁，并以1HZ的频率递增计数。 （3）“秒”校准状态：在“秒复零”状态下，显示“秒”的数码管闪烁，并以1HZ的频率递增计数。 （三）整点报时：蜂鸣器在“59”分钟的第“51”、“53”、“55”、“57”秒发频率为512HZ的低音，在“59”分钟的第“59”秒发频率为1024HZ的高音，结束时为整点。 （四）显示：要求采用扫描显示方式驱动8个LED数码管显示小时、分、秒。 （五）闹钟：闹钟定时时间到，蜂鸣器发出周期为1秒的“滴”、“滴”声，持续时间为60秒；闹钟定时显示。 （六）闹钟定时设置：在闹钟定时显示状态下，按下“set键”,进入闹钟的“时”设置状态，之后按下“k键”进入闹钟的“分”设置状态，继续按下“k键”，又恢复到闹钟定时显示状态。 （1）闹钟“小时”设置状态：在闹钟“小时”设置状态下，显示“小时”的数码管闪烁，并以1HZ的频率递增计数。 （2）闹钟“分”设置状态：在闹钟“分”设置状态下，显示“分”的数码管闪烁，并以1HZ的频率递增计数。 （3）闹钟“秒”设置状态：在闹钟“秒”设置状态下，显示“秒”的数码管闪烁，并以1HZ的频率递增计数。