已经仿真过了,没有问题,大家可以放心使用,且根据三分频的思想,我们可以设计任意奇数分频的电路。
2021-11-25 22:30:37 797B VHDL三分频
1
一个简单的时钟分频器 VHDL语言写的
2021-11-25 14:57:28 639B 分频器
1
此代码是使用verilog实现任意的整数分频,通过更改参数即可实现,包括testbench验证代码功能
2021-11-25 10:56:31 7.37MB 分频器 verilog fpga
1
基于VHDL语言的占空比50%的奇数分频器的实现方法,源代码及原理说明。
2021-11-23 00:35:49 185KB vhdl 奇数分频器
1
Verilog七段数码管实现分时分频功能,之后还有计数,指示灯闪烁功能
2021-11-19 22:09:29 1KB Verilog 七段数码管 分时分频
1
小数分频锁相环设计教程
2021-11-18 21:47:44 371KB 小数分频锁相环 设计 教程
1
学习期间写的,参考了书上的例程 该代码实现了1~255整数分频,不管偶数奇数都可实现50%占空比
2021-11-15 21:42:14 282KB 分频器 任意整数 占空比50%
1
8253定时/计数器实验 利用8253可实现分频,再通过8259键盘显示,可下载了解一下,本程序老师给提供的。
1
用VHDL写的任意数奇偶分频,下载到实验板上用过,完全好使
2021-11-14 14:38:04 885B VHDL 任意 分频 奇偶
1