简易信号发生器:时钟分频→采样点控制→以k模式查表→译码→显示 本设计思路简单,先将系统默认时钟分频为1Hz,然后进行采样点控制,接着进行k模式查表,根据不同的k值来进行不同的译码,显示出相应的数值。 数字钟:时钟分频→秒计数→分计数→时计数→译码显示 本设计思路简单,先将系统默认时钟分频为1Hz,然后秒计时单位进行计时,接至分计时时计时单位,并通过译码器进行译码,最后用数码管显示出数据。
2021-05-25 20:57:30 859KB VHDL 数字钟 信号发生器
1
基于AT89C51单片机信号发生器设计利用单片机AT89C51采用程序设计方法产生正弦波、三角波、方波等波形,通过D/A转换器DAC0832(DAC0832是8分辨率的D/A转换集成芯片、与微处理器完全兼容)将数字信号转换成模拟信号,滤波放大,最终由示波器显示出来,能产生1Hz—1kHz的波形。通过基于AT89C51单片机信号发生器的键盘来控制三种波形的类型选择、拨码开关控制频率的变化,并通过液晶屏LCD1602(工业字符型液晶,能够同时显示16x02即32个字符)显示其各自的类型以及数值,基于AT89C51单片机信号发生器大致包括信号发生部分、数/模转换部分以及液晶LCD1602显示部分三部分。
2021-05-22 16:37:27 1.6MB 综合文档
1
简易函数信号发生器的设计制作主要讲述的是如何产生一个正弦信号,正整形为方波和三角波
2021-05-22 13:34:54 412KB 信号发生器
1
基于FPGA的函数信号发生器设计 完整的论文。 可以直接拿来使用参考
2021-05-16 08:27:34 898KB FPGA 信号发生器
1
学位论文,数字信号发生器的原理及其基于DSP软硬件的设计,有具体的电路图及部分代码
2021-05-12 16:23:32 6.05MB DSP 数字信号
1
基于DSP的正弦波信号发生器设计pdf,
2021-05-04 16:51:25 1.83MB DSP
1
基于FPGA的频率合成信号发生器设计 基于FPGA的频率合成信号发生器设计(VHDL)基于FPGA的频率合成信号发生器设计(VHDL)
2021-05-03 17:53:44 3.05MB 基于FPGA的DDS信号发生器设计
1
介绍了用数字方式实现频率合成技术的基本原理和芯片的内部结构及工作模式。设计了一种采用单片DDS AD9854 机控制 为核心的信号发生器
2021-04-28 13:18:35 124KB DDS AD9854
1
代码资源完整,内涵相应的实验指导书和相应的芯片手册,适合实习选题使用,de2_70板子,各个模块分装完整,下载即可使用,内涵使用的相关说明,简单易于操作。使用方便
2021-04-26 15:23:25 11.62MB FPGA 信号发生器 实习专用
1
一份有助于利用单片机控制MAX038做信号发生器做毕业设计的资料,请放心使用!
2021-04-24 10:38:53 491KB MAX038
1