ldpc matlab代码LDPC-CODE-USING-VHDL 使用最小和算法的 LDPC 代码的 VHDL 实现。 矩阵 = [2304 1152]; 算法:Min-Sum。 VHDL 代码是使用 Matlab 脚本生成的。 该脚本生成合成的 VHDL 文件。 使用的组件将很快添加
2021-10-26 13:40:12 336KB 系统开源
1
交通灯课程设计的VHDL源码。经测试,完全没有问题!可以直接使用各个模块,各个模块可独立使用。
2021-10-26 13:03:57 770KB 交通灯 课程设计
1
VHDL微波炉控制器,通过模块化设计,方便理解
2021-10-25 18:27:46 272KB vhdl
1
vhdl语言编写的按键消抖程序, 还有进行元件例化直接生成3个按键操作
2021-10-25 18:24:34 353KB 按键消抖 vhdl
1
完整的项目都在里面,引脚和芯片支持第Cyclone 3代,可以自己通过简单修改。在Quartus 2 13.0 中实现,完整编译通过并且用FPGA板子实现过
2021-10-25 18:04:14 1.9MB 完整项目
1
关于AD4003的时序模拟,通过三线且无繁忙检测的方法读取AD4003的采集值,可自行设置18位数据。分模块设计,如需改动,也可按照所需自行设计。
2021-10-25 15:44:57 8.16MB AD4003 VHDL 时序模拟
1
VHDL编写的,能够通过4×4键盘进行输入,二极管显示输入数字(16进制下,从0到f),蜂鸣器发出声音。
2021-10-25 13:51:06 244KB VHDL
1
利用vhdl语言编的序列检测器 用vhdl语言编的序列检测器
2021-10-24 20:53:42 26KB vhdl 序列检测器
1
三输入与非门 VHDL语言实现,可供初学者参考之用。
2021-10-24 14:27:49 199B 与非门
1
设计一个简单的微处理器,整个设计分成控制器和数据通路,执行简单的直接寻址指令操作,指令包含Load--把主存内容读入ACC;Store--把ACC内容存入主存;Add--主存内容与ACC相加;Sub--主存内容与ACC相减;Sand--主存内容与ACC相减;Sor--主存内容与ACC相减;Bne:转移。为了简化微处理器的设计,假定只有一条总线,且总线和所有数据通路组件的宽度都是8位。由于单总线可能会被许多不同的组件驱动,每个组件需要使用三态缓冲器一确保在任一时刻仅有一个组件将有效数据送至总线上。用一个时钟驱动所有时序块,来保证设计完全同步。
2021-10-23 18:18:53 68KB vhdl 组合逻辑控制器,源代码
1