博主在这篇文章中所用资料、演示视频以及自己的工程资料都放在这里。文章网址(https://blog.csdn.net/learning1232/category_10614317.html)

该文件主要内容是包括了在FPGA或者数字IC设计中产生的跨时钟域的各种问题，并有详细的解决方案，可以应对面试过程中所包含的知识点。

交通灯控制器的Verilog HDL源代码

本程序为通用FPGA串口程序，Verilog实现，已经亲自用在了很多程序中，可以更改uart.v中的波特率和时钟频率实现不同速度传输。

DE1-SoC用户手册

FPGA 设计宝典 电子工程师创新设计必备宝典系列之FPGA开发全攻略

FPGA 设计宝典-基础 电子工程师创新设计必备宝典系列之FPGA开发全攻略

从近一段时间工作和学习的成果中，我总结了如下几种进行时序约束的方法。按照从易到难的顺序排列如下：　　1. 频率约束　　这是基本的，所以标号为0。　　2. 频率约束+时序例外约束　　时序例外约束包括FalsePath、MulTIcyclePath、MaxDelay、MinDelay。但这还不是完整的时序约束。如果仅有这些约束的话，说明设计者的思路还局限在FPGA芯片内部。　　3. 频率约束+时序例外约束+I/O约束　　I/O约束包括引脚分配位置、空闲引脚驱动方式、外部走线延时（InputDelay、OutputDelay）、上下拉电阻、驱动电流强度等。加入I/O约束后的时序约束，才是完整的时序约

功能：两位选手参加比赛，每人有10秒时间，十秒时间内无人抢答，则发出警告声响，持续三秒 其中一个人按键抢答后，数码管显示对应人的号码，并同时发出3s的声音。 一人抢答后，不允许另一个人抢答 实现平台：AC620开发板，quartus13.0，verilog

七段显示译码器 8位硬件加法器 七人表决器 巴克码 多功能数字时钟 状态机 verilogHDL语言，全部编译通过，并在实验箱验证过