基于FPGA的DDS设计

EDA Verilog VHDL 课程设计 程序EDA Verilog VHDL 课程设计 程序EDA Verilog VHDL 课程设计 程序EDA Verilog VHDL 课程设计 程序EDA Verilog VHDL 课程设计 程序EDA Verilog VHDL 课程设计 程序EDA Verilog VHDL 课程设计 程序EDA Verilog VHDL 课程设计 程序EDA Verilog VHDL 课程设计 程序EDA Verilog VHDL 课程设计 程序

通过计数方式防抖动verilog代码，Modelsim仿真正确。

非常好的LCD verilog程序，能够在spartan3E板子上驱动

该驱动还需要使用matlab产生一个正弦表，使用quartus的乘法库就可以直接使用。简单的驱动代码

含基础实验2篇，拓展实验2篇，期末大作业1篇；为博主个人所写，仅供参考，如有错误请指出。

本代码基于有限状态机实现spi，用于控制tc5615输出正弦波，代码中包括data_init和TLC5615功能模块以及必要的仿真testbench，调度rom模块给出数据，经过实测，保证可靠可用。相关建模说明，见我的博客：https://blog.csdn.net/huigeyu/article/details/91595746---FPGA控制——基于FSM的TLC5615之SPI建模。

基于Verilog HDL与虚拟实验平台的计算机组成与CPU实验：RISCV，实现了addi、r、store、load、jmp指令

使用Verilog语言实现4bit*4bit乘法器设计，并使用Quartes编写程序，使用modelsin进行仿真验证设计

非常好的三分频verilog代码，我已经验证并且成功，提供大家参考