Project2 VerilogHDL完成MIPS微系统开发(支持设备与中断)
一、设计说明
1.MIPS 微系统应包括：MIPS处理器、系统桥和 1 个定时器，32位输入设备、32 位输出设备。
2.MIPS处理器应实现MIPS-Lite3指令集。
a)MIPS-Lite3＝{MIPS-Lite2，ERET、MFC0、MTC0 }。
b)MIPS-Lite2＝{addu，subu，ori，lw，sw，beq，lui，addi，addiu，slt， j，jal，jr，lb，sb }。
c)addi应支持溢出，溢出标志写入寄存器$30中第0位。
3.MIPS处理器为多周期设计。
4.MIPS 微系统支持定时器硬件中断。
二、系统桥与设备
5.为了支持设备，MIPS 微系统需要配置系统桥。
a)需要支持 3 个设备，即定时器、32位输入设备、32 位输出设备。
b)定时器的设计规范请参看《定时器设计规范.docx》。三、中断机制
6. 为了支持异常和中断，处理器必须实现 0 号协处理器(CP0)。为此，必须实现的CP0寄存器包括：SR、CAUSE、EPC、PrID。关于这几个寄存器，请大家
2022-07-10 19:00:59
160KB
Project2 VerilogHDL完成MIPS微系统开发(支持设备与中断)
一、设计说明
1.MIPS 微系统应包括：MIPS处理器、系统桥和 1 个定时器，32位输入设备、32 位输出设备。
2.MIPS处理器应实现MIPS-Lite3指令集。
a)MIPS-Lite3＝{MIPS-Lite2，ERET、MFC0、MTC0 }。
b)MIPS-Lite2＝{addu，subu，ori，lw，sw，beq，lui，addi，addiu，slt， j，jal，jr，lb，sb }。
c)addi应支持溢出，溢出标志写入寄存器$30中第0位。
3.MIPS处理器为多周期设计。
4.MIPS 微系统支持定时器硬件中断。
二、系统桥与设备
5.为了支持设备，MIPS 微系统需要配置系统桥。
a)需要支持 3 个设备，即定时器、32位输入设备、32 位输出设备。
b)定时器的设计规范请参看《定时器设计规范.docx》。
三、中断机制
6. 为了支持异常和中断，处理器必须实现 0 号协处理器(CP0)。为此，必须实现的CP0寄存器包括：SR、CAUSE、EPC、PrID。关于这几个寄存器，请大
2022-07-10 19:00:58
299KB
计算机系统6-> 计组与体系结构3 - MIPS指令集（中）- MIPS汇编指令与机器表示.doc
2022-07-10 09:09:38
1MB
计算机系统5-> 计组与体系结构2 - MIPS指令集（上）- 指令系统.doc
2022-07-08 18:07:54
2.11MB
直接打开压缩包就是原文件
这是flex，快速的词法分析器生成器。
flex是用于生成扫描仪的工具：识别文本中的词汇模式的程序。
直接打开压缩包就是原文件
flex代码库保存在GitHub上的Git中。 可以在github版本页面上找到带有某些中间文件的flex的源版本。
2022-07-05 21:00:43
214KB
1
The Cavium OCTEON III CN71XX Multicore cnMIPS64 processors are a family of
processors targeted at intelligent networking, wireless, control-plane, and storage
applications. The CN71XX is targeted for many applications, but is particularly wellsuited for the following applications and standards:
2022-06-29 15:23:43
11.02MB
1