Educoder平台，华中科技计算机组成原理实验单总线CPU设计(定长指令周期3级时序)(HUST)，自己做的，可以通过测试
2021-05-12 17:08:09
483KB
1
educoder平台运算器实验全部，以运行通过。包含8位可控制加减法器，☆4位先行进位74182，☆4位先行进位74182☆16位快速加法器☆32位快速加法器☆5位阵列乘法器☆6位补码阵列乘法器☆5位无符号乘法流水线☆原码一位乘法器☆补码一位乘法器☆算术逻辑运算单元ALU
2021-05-12 15:56:27
712KB
1
字库电路设计，测试电路设计，Logisim实验
为了实现汉字字型码在组合逻辑电路中的直接显示，本实验在logisim平台中利用32个32位ROM组件按位扩展的方式，构造了位宽位1024的存储系统，用于存储汉字字库，将所有汉字字型码存储在该存储系统中，并且利用汉字区位码进行索引，给出一个区位码，可一次性地取出1024位字型码进行显示。
2021-05-12 14:42:58
1.29MB
1
华中科技大学计算机组成原理实验，单总线CPU设计(现代时序)(HUST)，logisim，educoder，educoder可以过关 ，有问题私聊
2021-05-08 15:23:59
532KB
1
华中科技大学计算机学院计算机组成原理实验运算器实验第二关代码，没有实验报告，只有代码。4位先行进位74182实验，eductor上提交。
2021-05-08 11:20:29
606KB
1