搜索【IMX6Q DDR3】的结果

XILINX_DDR3_5部分使用说明+官方手册

某位哥们居然要价50积分，害害害XILINX_DDR3_5部分使用说明+官方手册

2022-03-16 17:06:50 37.05MB xilinx DDR3 入门教程

1

DDR3布局布线规则与实例.pdf

DDR3 在布线中十分重要，它必须考虑阻抗匹配问题，通常单端为 50Ω，差分 100Ω。图 3 给出了 DDR 及其去耦电容的最终布局，其中左图是顶层布局，右图为底层布局，共计 4 片 DDR3 芯片，顶层、底层各两片。 DDR 应该尽量靠近 CPU，这样可以减小寄生参数和传播延时。

2022-03-15 17:06:42 8.24MB DDR3布局布线规则与实例

1

JEDEC standard No.21, DDR3 DIMM design spec

204-Pin DDR3 SDRAM Unbuffered SODIMM Design Specification

2022-03-11 16:54:27 9.13MB JEDEC standard N ddr3

1

vivado DDR3 mig测试工程

版本为2018.3，为简单的DDR3测试工程，实现了bank数据的读写，开发板为heijin 7101，非自带程序。

2022-03-07 12:07:50 73.23MB DDR3 vivado mig xilinx

1

DDR3实例讲解

实例讲解DDR3 的IP核的使用方法以及注意事项，对于初学者有很大的帮助

2022-03-04 09:37:03 9.74MB DDR3

1

xilinx之DDR3学习五篇圣经.rar

xilinx之DDR3学习五篇圣经,包含 Xilinx平台DDR3设计教程四个文档：设计篇、仿真篇、综合篇及高富帅篇。学习完秒懂

2022-03-02 15:13:33 21.84MB DDR3

1

基于DDR3的大容量FIFO的设计与验证

开发基于ddr3的大容量FIFO的设计，能用于数据量缓存应用

2022-02-26 10:29:28 1.88MB ddr3 fifo

1

DDR3内存布线指导

DDR3内存布线指导，菊花链、flyby等等

2022-02-22 16:46:06 1.07MB DDR3 内存布线

1

imx6q核心板KING6Q应用开发底板Cadence Allegro16.3 原理图+PCB(4层)文件，硬件设计文件，可以作为你的学习设计参考。

2022-02-21 22:04:06 1.22MB imx6q核心板 KING6Q应用开发底板 Allegro16.3原理图 原理图+PCB

RK3229_DDR3_2X16BIT DEMO核心板Cadence设计原理图+PADS设计PCB图文件，可以做为你的学习设计参考。

2022-02-21 09:18:38 777KB RK3229 RK3229_DDR3_2X16 Cadence设计原理图 PADS设计PCB图