鉴于上次传的只有Verilog代码,怕对于像半年前的我一样的初学者仍然会遇到很大困难,现特把本人课程设计的整个Quartus工程文件一并上传,希望有用。用时只需用Quartus打开工程文件即可编译运行,频率可达16M没问题。
2020-01-03 11:19:21 16.23MB FPGA DDS 信号发生器 Quartus工程文件
1
这个一个基于DDS技术的FPGA函数信号发神器设计程序。 里面包含了 正弦波、三角波、方波、2ASK、2PSK信号的产生。 频率输出精度优于10-5。 程序设计清晰简单,适合初学者使用借鉴。 开发平台是Quartus9.0
2019-12-21 22:23:39 1.07MB DDS 信号发生器 正弦波 三角波、方波
1
FPGA DDS 信号发生 是基于vhdl的一个dds 输出多种波形,频率可调
2019-12-21 22:13:45 2.56MB FPGA DDS 信号发生 vhdl
1
基于STM32示波器 DDS信号发生
2019-12-21 21:45:27 5.35MB STM32 C++ DDS
1
【FPGA】DDS信号发生器,频率可调(通过clk分频来调节),相位可调(通过更改mif文件或者改变寻址起始位置)
2019-12-21 21:24:26 5.7MB verilog
1
FPGA_产生频率相位可调的波形,可切换正弦和方波 ----------------------------------------------------------
2019-12-21 21:24:26 6.87MB ax301 fpga
1
基于dds信号发生器的毕业设计 论文 包括原理图pcb。需要的人参考下
2019-12-21 21:20:01 6.9MB dds
1
基于xilinx公司的FPGA,设计了一套DDS信号发生器,产生正弦波 方波 三角波 锯齿波四种波形,并且波形频率可调
2019-12-21 21:16:00 5.54MB FPGA DDS VHDL xilinx
1
基于AD9850的信号发生器的设计,DDS信号发生器 单片机 89C51
2019-12-21 21:11:14 127KB DDS信号发生器 单片机 89C51
1
1. 信号发生器在同一端口能产生正弦波、锯齿波、方波、和三角四种周期性波形。 2. 输出频率范围10Hz~10MHz。 3. 实现输出信号频率和幅度可调节。 1.根据设计要求,合理选择系统所需的外设组件,并完成相应电路的设计;能够完成各模块的状态转换的分析; 2.根据设计要求,确定系统架构并利用硬件描述语言设计各个功能模块; 3.利用Modelsim完成各个功能模块的仿真; 4. 完成系统联调,下板并给出系统调试的结果。
2019-12-21 20:42:37 8.65MB DDS 信号发生器 FPGA
1