Nexys4-DDR的详细介绍，包括了管脚的对应内容，各个板块的基础原理

micron 256Mb ddr仿真模型，支持modelsim，VCS，ncverilog仿真

超全 RK3288 官方参考设计包，资料很全，原理图，ddr，文档都有。

DDR SDRAM控制器verilog代码及中文说明文档

DDR SDRAM全称为Double Data Rate SDRAM，中文名为“双倍数据流SDRAM”。DDR SDRAM在原有的SDRAM的基础上改进而来。也正因为如此，DDR能够凭借着转产成本优势来打败昔日的对手RDRAM，成为当今的主流。本文只着重讲讲DDR的原理和DDR SDRAM相对于传统SDRAM（又称SDR SDRAM）的不同。 　　DDR的频率、时钟频率和数据传输频率： 　　频率就是内存的工作频率；DDR1内存的频率是和时钟频率相同的，到了DDR2和DDR3时才有了时钟频率的概念，就是将频率通过倍频技术得到的一个频率。数据传输频率就是传输数据的频率。DDR1预读取是2位，D

dwc_ddr3phy_publ_db.pdf

如题：详细链接：https://blog.csdn.net/LOTOOHE/article/details/78692798

利用 UEFI 实现 内存测试，仅为方法总结，程序未提供。涵盖页面设计，单核，多核测试。

1. 此模块配合MIG（AXI4接口）对MIG核进行读写操作

因为没有办法在自己写的 tpl 中初始化DDR，改为编写 spl。 使用 rk3568_ddr_1560MHz_v1.08.bin 做为 tpl 来初始化内存。 SPL 环境：AArch64 + EL3 + DDR + (入口地址 = 0x00000000) 代码运行后会先初始化 uart2 串口，然后运行一个 mini shell 供交互用 支持 help、exit、hexDump 三条指令 输入 q 并回车，重复5次仍可让设备回到 MASKROM 模式！ 从这版开始， printf() 能输出 u64 数据了。