CPU设计
ZJU的“ Computer Organization And Design课程中设计了多周期和单周期CPU。 -单周期CPU -多周期CPU 实施了-15条MIPS指令
管道CPU是在ZJU的“ Computer Architecture课程中设计的。 -实施转发-实现了分支延迟插槽-31条MIPS指令已实现
2021-12-15 22:56:59
18.85MB
1
下载文件为一个zip文件，其中包含9个circ文件和1个txt文件，所对应关卡分别为：(1)原码一位乘、(2)MIPS运算器、(3)MIPS寄存器、(4)MIPS RAM设计、(5)8位可控加减器、(6)4路组相连cache设计、(7)单周期MIPS CPU设计、(8)微程序地址转移逻辑设计、(9)多周期MIPS硬布线控制器CPU设计（排序程序）、(10)汉字库存储扩展
2021-12-13 09:02:48
1.96MB
verilog语言描述，包含所有模块，除基本逻辑运算和算术运算，还支持乘除法，内部中断，外部中断，循环，子程序调用，压栈弹栈等功能。
2021-12-09 19:20:41
12KB
1
本实训项目帮助学生理解定长指令周期三级时序系统的设计，能利用该时序构造硬布线控制器，支持5条典型MIPS指令在单总线CPU上运行，最终CPU能运行内存冒泡排序。
第1关MIPS指令译码器设计
第2关定长指令周期---时序发生器FSM设计
第3关定长指令周期---时序发生器输出函数设计
第4关硬布线控制器组合逻辑单元
第5关定长指令周期---硬布线控制器设计
第6关定长指令周期---单总线CPU设计
2021-12-06 13:06:49
250KB
包括两个部分第一部分是基于verilog的多周期cpu代码，第二部分是cpu运行时的流程与各个部件均以图的形式表示出来，也就是是我实验报告中的截图，清晰形象。
2021-12-03 20:57:16
743KB
1