汇编语言编写的16位的循环码生成程序，包含流程图和注释。

计算机组成原理VHDL语言实现16位ALU实验

图片像素提取软件

乘法器在当今的数字信号处理和各种其他应用中起着重要作用。 随着技术的进步，许多研究人员已经尝试并且正在尝试设计乘法器，以实现高速，低功耗，布局规则并因此减小面积。 展位乘法器可用于带符号和无符号数字的运算。 建议的radix-4和radix-8展位乘数在部分乘积的数量，延迟和频率方面进行了比较。 部分乘积的数量以基数4减少为n / 2。 通过在乘数编码中使用更高的基数8，我们可以将部分乘积的数量进一步减少至n / 3，从而获得更简单的CSA树。 CSA（进位保存加法器）树和用于加速乘法器操作的最终CLA（进位提前加法器）。 由于有符号和无符号乘法运算是由相同的乘法器单元执行的。 因此，所需的硬件和芯片面积减少了，进而降低了功耗和复杂性。 功耗被认为是现代VLSI设计领域的关键参数。

介绍了凌阳16位单片机用于语音控制小车前进后退的C语言程序代码

基于STM32F103F103 HAL库硬件SPI通讯LTC1867/1863－16／１２位ADC，使用cube MAX直接生成，含ｃｕｂｅｍａｘ工程和源代码。经过项目实测稳定性好，信噪比也不错。

void CExample10View::OnSave555BiBitfields() { // TODO: Add your command handler code here if(lpBmpDataBuf==NULL) { MessageBox("当前没有打开的位图"); return; } BYTE r,g,b; LPBYTE lpDest,lpSrc; int i,j; int nheapSize; CFileDialog filesavebox(FALSE,"bmp","BI_BITFIELDS.bmp",OFN_HIDEREADONLY|OFN_OVERWRITEPROMPT,"files(*.bmp)|*.bmp|",NULL); CFile file; CString strPathname; if(m_bmi.biBitCount!=24) { MessageBox("当前打开的位图不是24位位图"); return; } memcpy(&m_newbmf,&m_bmf,sizeof(BITMAPFILEHEADER)); memcpy(&m_newbmi,&m_bmi,sizeof(BITMAPINFOHEADER)); m_newbmi.biBitCount=16; m_newbmi.biCompression=BI_BITFIELDS;//即3 m_newbmi.biSizeImage=WIDTHBYTES(m_newbmi.biWidth,m_newbmi.biBitCount)*m_newbmi.biHeight; m_newbmf.bfSize=sizeof(BITMAPFILEHEADER)+sizeof(BITMAPINFOHEADER)+sizeof(DWORD)*3 +WIDTHBYTES(m_newbmi.biWidth,m_newbmi.biBitCount)*m_newbmi.biHeight; m_newbmf.bfOffBits=sizeof(BITMAPFILEHEADER)+sizeof(BITMAPINFOHEADER)+sizeof(DWORD)*3; nheapSize=sizeof(BITMAPINFOHEADER)+sizeof(DWORD)*3 +WIDTHBYTES(m_newbmi.biWidth,m_newbmi.biBitCount)*m_newbmi.biHeight; if(lpnewBmpDataBuf!=NULL) { delete []lpnewBmpDataBuf; lpnewBmpDataBuf=NULL; } lpnewBmpDataBuf=new BYTE[nheapSize]; memcpy(lpnewBmpDataBuf,&m_newbmi,sizeof(BITMAPINFOHEADER)); DWORD* lp=(DWORD*)(lpnewBmpDataBuf+sizeof(BITMAPINFOHEADER)); *lp++=0x00007c00; *lp++=0x000003e0; *lp =0x0000001f; for(i=0;i>3); } } if(filesavebox.DoModal()!=IDOK) return; strPathname=filesavebox.GetPathName(); if(!file.Open(strPathname,CFile::modeCreate|CFile::modeWrite)) { MessageBox("Can not Create File!"); return; } file.Write(&m_bmf,sizeof(BITMAPFILEHEADER)); file.Write(lpnewBmpDataBuf,nheapSize); file.Close(); Invalidate(TRUE); } void CExample10View::OnSave565() { // TODO: Add your command handler code here if(lpBmpDataBuf==NULL) { MessageBox("当前没有打开的位图"); return; } BYTE r,g,b; LPBYTE lpDest,lpSrc; int i,j; int nheapSize; CFileDialog filesavebox(FALSE,"bmp","565.bmp",OFN_HIDEREADONLY|OFN_OVERWRITEPROMPT,"files(*.bmp)|*.bmp|",NULL); CFile file; CString strPathname; if(m_bmi.biBitCount!=24) { MessageBox("当前打开的位图不是24位位图"); return; } memcpy(&m_newbmf,&m_bmf,sizeof(BITMAPFILEHEADER)); memcpy(&m_newbmi,&m_bmi,sizeof(BITMAPINFOHEADER)); m_newbmi.biBitCount=16; m_newbmi.biCompression=BI_BITFIELDS;//即3 m_newbmi.biSizeImage=WIDTHBYTES(m_newbmi.biWidth,m_newbmi.biBitCount)*m_newbmi.biHeight; m_newbmf.bfSize=sizeof(BITMAPFILEHEADER)+sizeof(BITMAPINFOHEADER)+sizeof(DWORD)*3 +WIDTHBYTES(m_newbmi.biWidth,m_newbmi.biBitCount)*m_newbmi.biHeight; m_newbmf.bfOffBits=sizeof(BITMAPFILEHEADER)+sizeof(BITMAPINFOHEADER)+sizeof(DWORD)*3; nheapSize=sizeof(BITMAPINFOHEADER)+sizeof(DWORD)*3 +WIDTHBYTES(m_newbmi.biWidth,m_newbmi.biBitCount)*m_newbmi.biHeight; if(lpnewBmpDataBuf!=NULL) { delete []lpnewBmpDataBuf; lpnewBmpDataBuf=NULL; } lpnewBmpDataBuf=new BYTE[nheapSize]; memcpy(lpnewBmpDataBuf,&m_newbmi,sizeof(BITMAPINFOHEADER)); DWORD* lp=(DWORD*)(lpnewBmpDataBuf+sizeof(BITMAPINFOHEADER)); *lp++=0x0000f800; *lp++=0x000007e0; *lp =0x0000001f; for(i=0;i>3); } } if(filesavebox.DoModal()!=IDOK) return; strPathname=filesavebox.GetPathName(); if(!file.Open(strPathname,CFile::modeCreate|CFile::modeWrite)) { MessageBox("Can not Create File!"); return; } file.Write(&m_bmf,sizeof(BITMAPFILEHEADER)); file.Write(lpnewBmpDataBuf,nheapSize); file.Close(); Invalidate(TRUE); }

FMC145-四路16位125MspsADFMC子卡模块

PCM测试原始数据，一首歌，16位 44100hz 双声道

SCAMP CPU 我想用TTL芯片制作CPU。 此存储库可能是Verilog源，KiCad文件，文本注释和软件的松散连接集合。 它称为“ SCAMP”，其含义类似于“简单计算和算术微编码处理器”。 计划 在Verilog中创建CPU，每个部分都有一个测试平台。 用仅使用74xx兼容原语（例如 ）但仍通过测试平台的Verilog替换原始Verilog。 将74xx-Verilog转换为KiCad原理图。 建立CPU 当我弄清楚CPU实际如何工作时，步骤1到3可能会经历几次迭代，但是希望步骤4只会发生一次。 如果第4步需要进行的次数不止一次，则它将永远无法完成。 当前状态 我已经完成了Verilog的编写，并认为我已经决定了总体CPU架构（请参见下图）。 我对指令集感到非常满意，请参阅 （可从在线获得）-但指令集是使用微码实现的，因此更改相对便宜。 我在这里有一些博客文章：