赛元的资源,SOC文件，

本实验是在SoCLib仿真平台上完成的。 本实验以Motion-JPEG（MJPEG）视频解码算法为应用范例，借助SoCLib建模仿真平台[1]，通过ESL设计方法，使学生了解并掌握多核SoC（Multi-processor SoC，MPSoC）的系统架构设计与及软件设计方法。

Altera SOC FPGA Cyclone V器件采用双核ARM Cortex-A9+FPGA结构，该文档是其ARM硬核、FPGA及其外设的中文技术手册和说明文档。

本次课程设计要求基于开源的RISC-V 核——picoRV32 搭建一个完整的 SoC（片上系统），并在自己搭建的 SoC 之上进行软件编程，体会硬件设计与软件编程的结合。 RISC-V-On-PYNQ Overlay实现了在PYNQ-Z2板上的RISC-V处理器及工具链集成，并提供了完整的RISC-V源码与设计流程，得益于PYNQ软件框架，其支持在Jupyter Notebook对RISC-V进行编译、调试与验证，即可以在Jupyter Notebook上编写一段C/C++/RISC-V汇编程序，将编译后的二进制文件放到picoRV32上运行。

加法器MATLAB代码用于全卷积网络的 Atrous 空间金字塔池的 SoC 实现 队号 xohw19-188 项目名 用于全卷积网络的 Atrous 空间金字塔池的 SoC 实现 日期 2019 年 6 月 27 日。 上传档案的版本 1 大学名称 卡拉布里亚大学 信息学、建模、电子和系统工程系 主管姓名 斯蒂芬妮娅·佩里 主管邮箱 参与者 克里斯蒂安·塞斯蒂托 电子邮件 使用的板 Digilent ZedBoard Zynq-7000 ARM/FPGA SoC 开发板 Vivado 版本 2017.4 项目简述 此设计提供了一种新颖的 IP 核，该核采用 Atrous 空间金字塔池化方法，以更好地执行用于深度学习目的的语义图像分割。 通过以不同的速率应用扩张卷积，研究人员已经表明，这种策略可以更好地管理视野，并能够更好地识别多个尺度的物体。 通过利用 FPGA 的并行化能力，联合执行多个扩张卷积和全局平均池化。 通过使用 ZedBoard，整个系统允许内核和 DDR 之间通过 DMA 进行通信； 这些测试旨在通过​​将组件提供并存储在 DDR 中的结果与模拟其行为的 MATLAB

DE1-SoC用户手册

《Xilinx Zynq SoC与嵌入式Linux设计实战指南》高清扫描电子版，带完整详细书签

煤矿井下环境复杂，作业点多且面广，造成井下作业人员分布复杂，管理不便，因此实时动态掌握井下人员的分布情况，实现人员精确定位显得十分重要。特别是在井下发生事故时，能及时知道井下人员的信息及确切位置，制定出切实有效的救援方案则更为重要。

车规Soc_(MTK,ST,Renesas,NXP)芯片性能指标_资料 汽车开发领域 芯片选型 开发人员 车载IVI系统

海思Hi3559AV100用户指南 Hi3559AV100_PINOUT_CN.xlsx