⑴熟悉逻辑测试笔的使用方法。 ⑵熟悉TEC-8模型计算机的节拍脉冲T1、T2、T3； ⑶熟悉双端口通用寄存器组的读写操作； ⑷熟悉运算器的数据传送通路； ⑸验证74181的加、减、与、或功能； ⑹按给定的数据，完成几种指定的算术、逻辑运算。

给出了简单的alu的设计方法和实现过程，实验过程比较详细

NEFU2020.6.29计算机组成原理实验logisim文件，仅供参考，参考，参考 一、 实验目的 理解并掌握存储器的读、写操作过程 理解存储操作中锁存脉冲的作用 掌握存储操作中时序电路的作用 实验内容 学会对MAR寄存器的使用，并读出数据到MDR寄存器 学会存储器的写入数据操作，并能选中相应地址单元，把MDR寄存器数据写入到存储器中 掌握存储器数据端口的双向控制模式 学会设计时序电路，并利用相应的时序电路，控制存储器的读、写操作

NEFU2020.6.5计算机组成原理实验logisim文件，仅供参考，参考，参考 实验目的 掌握模拟过程中算术、逻辑运算单元的控制方法 理解寄存器组中寄存器数据输出的方法 实验内容 有8种运算，通过S2，S1，S0 来选择，具体功能见下表： S2 S1 S0 功能 0 0 0 A+W 加 0 0 1 A-W 减 0 1 0 A|W 或 0 1 1 A＆W 与 1 0 0 A+W+C 带进位加 1 0 1 A-W-C 带进位减 1 1 0 ~A A取反 1 1 1 A 输出A 设计对应的运算功能模块，考虑是否有复用的模块，如果复用，功能模块的数据通路如何设计 学会寄存器组中寄存器数据输出的通路设计

计算机组成及汇编原理实验报告-----超前进位加法器设计实验 (1)掌握超前进位加法器的原理及其设计方法。 (2)熟悉CPLD应用设计及EDA软件的使用。

【计组实验】P3 Verilog多周期处理器开发 MIPS指令集-附件资源

某福建大三本三本学院的计组实验的CPU设计实验的代码和报告，使用vivado 2017.2实现。（特殊时期，没有实物上板，后仿真无误）

东南大学吴健雄学院计组实验的往年试卷。实验部分代码好像被误删了，所以只留下这些卷子了……

山东大学计组实验7，CPU综合实验，CPU综合实验电路包括运算器电路和控制器电路。图4.9给出了CPU综合实验结构框图。图中的虚线框外电路由实验箱提供，虚线框内电路由学生自行设计，其中微程序控制器是由μPC、ROM3、ROM2、ROM1和μIR构成。 运算器由三个寄存器R0、R1、R2、移位器、加法器等构成，并组装在一起构成ALU算术逻辑运算部件，参照图4.6所示。

里面包含：实验1~8的源代码，ISE软件直接导入就能使用、课件PPT、3份实验报告、实验要求与评分标准。