搜索【数字系统】的结果 - 只为小站

FPGA与数字系统设计：实验六 7段数码显示译码器设计.doc

FPGA与数字系统设计：实验六 7段数码显示译码器设计.doc

2022-06-08 22:06:06 2.05MB fpga开发 文档资料

FPGA与数字系统设计：实验四 32位计数器.doc

FPGA与数字系统设计：实验四 32位计数器.doc

2022-06-08 22:06:05 1.49MB fpga开发 文档资料

FPGA与数字系统设计：实验五四位多功能移位寄存器的设计.doc

FPGA与数字系统设计：实验五四位多功能移位寄存器的设计.doc

2022-06-08 13:05:39 1.27MB fpga开发 文档资料

Verilog HDL数字系统设计实验

利用两个RAM设计一个乒乓RAM (仿真或硬件验证都可以）（航工大版）

2022-05-27 11:04:07 2KB 文档资料 fpga开发

verilog数字系统设计教程夏宇闻第二版答案.pdf

verilog数字系统设计教程夏宇闻第二版答案.pdf

2022-05-21 09:24:57 13.41MB 答案 verilog 夏宇闻

1

Verilog 数字系统设计完整全套教学课件.ppt

Verilog 数字系统设计完整全套教学课件.ppt

2022-05-20 15:04:11 3.5MB 文档资料 fpga开发

数字系统设计与Verilog_HDL（第4版）[王金明][电子教案]

数字系统设计与Verilog_HDL（第4版）[王金明][电子教案]

2022-05-13 16:49:25 1.15MB Verilog_HDL

1

《Verilog HDL数字系统设计入门》多人表决器（hang_gong_da）

《Verilog HDL数字系统设计入门》多人表决器（hang_gong_da）

2022-05-12 09:10:44 385KB 文档资料 fpga开发

《Verilog HDL数字系统设计入门》计数器数码显示_产生100进制计数器并用数码管显示出来(（hang_gong_da）)

《Verilog HDL数字系统设计入门》计数器数码显示_产生100进制计数器并用数码管显示出来(（hang_gong_da）)

2022-05-12 09:10:43 399KB 文档资料 fpga开发

《Verilog HDL数字系统设计入门》设计1111序列检测器(（hang_gong_da）)

《Verilog HDL数字系统设计入门》设计1111序列检测器(（hang_gong_da）)

2022-05-12 09:04:58 383KB 文档资料 fpga开发