基于FPGA的数字密码锁设计(VHDl代码全_11个模块均调试通过
2019-12-21 19:26:53 1.32MB fpga 数字密码锁
1
本设计师基于FPGA的数字密码锁的设计,包括VHDL语言,硬件电路及仿真
2019-12-21 18:58:36 525KB VHDL 数字锁
1
这包含三个基于ispEXPERT环境的abel语言源程序及仿真结果。分别为:串行数字密码锁,亲子鉴定器,巴克码发生器。
1
用verilog写的密码锁,在quartusII上仿真成功
2019-12-21 18:57:27 4KB verilog hdl 密码锁
1