下载文件为一个zip文件，其中包含9个circ文件和1个txt文件，所对应关卡分别为：(1)原码一位乘、(2)MIPS运算器、(3)MIPS寄存器、(4)MIPS RAM设计、(5)8位可控加减器、(6)4路组相连cache设计、(7)单周期MIPS CPU设计、(8)微程序地址转移逻辑设计、(9)多周期MIPS硬布线控制器CPU设计（排序程序）、(10)汉字库存储扩展
2021-12-13 09:02:48
1.96MB
（实验一）基础汇编语言程序设计
（实验二）脱机运算器实验
实验三）存储器部件教学实验
（实验四）组合逻辑控制器部件教学
（实验五）微程序控制器部件教学实验
（实验六）输入\输出接口扩展 实验
实验七）中断实验
FPGA芯片实现非流水线的CPU系统（综合实验）
2021-12-12 23:32:39
3.52MB
1
（1）掌握时序发生器的原理及其设计方法。
（2） 熟悉CPLD应用设计及EDA软件的使用
（3）掌握微程序控制器的组成原理；
（4）掌握微程序的编制、写入、观察微程序的运行情况。
2021-12-12 21:02:25
557KB
1
本实训项目帮助学生从可控加减法单元，先行进位电路，四位快速加法器逐步构建 16 位、32 位快速加法器。学生还可以设计阵列乘法器，乘法流水线，实现原码一位乘法器，补码一位乘法器、运算器等教材上的核心内容
2021-12-12 09:08:41
532KB