设计了一种以FPGA为主要控制芯片并通过串口与PC机进行数据通信的高速数据采集系统。FPGA内各个逻辑模块利用Verilog HDL语言进行设计，通过各功能模块分别实现高速模数转换芯片控制、数据采集处理以及与PC机之间的数据通信。系统发挥FPGA的并行数据处理能力，较传统以DSP和单片机为主要处理芯片的数据采集系统更能满足高速度、高稳定性、高实时性等要求。
2021-11-06 11:19:09
4.07MB
1
为了实现对高速数据的采集和分析,设计了一种以FPGA为核心逻辑控制模块和串口传输技术的高速数据采集系统。设计采用AD9233模数转换芯片和CycloneII系列的FPGA芯片。FPGA模块的设计采用Verilog HDL硬件描述语言实现,在QuartusII和ModelSim工具中实现软件设计和时序仿真验证。GPS信号的采集实验验证了该系统具有稳定性高、实时性强和准确度高等优点。
2021-11-06 11:18:10
124KB
1
请先看我的文章https://blog.csdn.net/qq_45037925/article/details/118482211
2021-11-06 10:09:33
744.33MB
1
在VS下，使用QT和C++实现的串口通信小助手，里面有波特率，校验位，数据位，停止位等的设置，可以选择哪个串口，可以控制串口的关闭和打开。
2021-11-05 19:23:14
3.65MB
1