基于FPGA实现的AM信号调制, 使用vivado2014 Verilog编程语言实现AM信号调制
2019-12-21 20:18:43 63.69MB Verilog vivado FPGA am调制
1
本人亲测可以使用,测试条件是64位的win7,vivado2013.4 vivado2014.1和vivado2014.2
2019-12-21 20:18:20 661B vivado;破解
1
zynq-7000开发流程,快速入门,快速学习vivado和SDk开发软件
2019-12-21 20:18:20 733KB zynq-7000 vivado
1
2037年之前的任何版本Vivado都能用 亲测可用 下载使用需改名
2019-12-21 20:16:27 1021B Vivado license
1
该文档为vivado官方参考文档,版本对应为vivado2016.3,其中详细说明了vivado软件工具中怎样为工程添加约束文件,引脚约束和时钟约束,需要一定的英文基础,可以借助有道词典的帮助来参考。
2019-12-21 20:16:25 4.24MB 约束XDC
1
2037年之前的任何Vivado版本(包括HLS、AccelDSP、System Generator、软硬CPU、SOC、嵌入式Linux、重配置等等功能)都是永久使用,我用的vivodo2018.3正常使用
2019-12-21 20:16:21 723B vivado zynq xilinx
1
vivado2014.2破解000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
2019-12-21 20:13:08 407KB vivado
1
Vivado 的license,测试过,可以用。。。。。。。。。。。。。。。。。。。。
2019-12-21 20:11:15 640B Vivado license 2017.2
1
# 2037年之前的,任何Vivado版本(包括HLS、AccelDSP、System Generator、软硬CPU、SOC、嵌入式Linux、重配置等等功能)都永久使用。使用本license文件时要改名,文件名不能有汉字和空格。 # 以后任何版本的Vivado,直接用就好,不必再找资源了
2019-12-21 20:11:15 1KB vivado license 2018.1 2017.2
1
高等学校电子信息类专业系列教材 EDA原理及Verilog HDL实现 从晶体管、门电路到Xilinx Vivado的数字系统设计
2019-12-21 20:10:07 87.16MB Verilog Xilinx Vivado
1