搜索【计数器；】的结果

详细的微机原理硬件实验报告，内容包括8255A并行接口应用、8253计数器定时器、串行口8251A，代码及结果、报告都是完整的。

2019-12-21 21:11:52 597KB 微机原理 8255A并行 8253计数

1

74LS160实现十二进制计数器

数字逻辑设计 74LS160实现十二进制计数器

2019-12-21 21:10:23 62KB multism 8 实现

1

JK触发器设计一个七进制计数器

用JK触发器设计一个七进制计数器,要求它能自启动。已知该计数器的状态转换图及状态编码

2019-12-21 21:03:08 33KB DXP、JK

1

VHDL语言编写的十进制计数器和七段译码器

VHDL语言编写的十进制计数器和七段译码器，下来就知道了

2019-12-21 21:01:06 515B VHDL 十进制计数器 七段译码器

1

FPGA十进制计数器的设计

FPGA实验，十进制计数器的设置。通过按键输出信号，采集脉冲信号后计数，并通过七段数码管显示

2019-12-21 20:57:15 278KB FPGA

1

七进制计数器

labview 的数字电路仿真，是7进制的计数器，用的是脉冲式触发的JK触发器组成的。

2019-12-21 20:54:16 40KB labview

1

verilog 实现的0-9 计数器数码管显示

verilog 0-9计数器数码管显示,在实验箱上进行过测试的！！

2019-12-21 20:54:12 951B verilo

1

基于at89c51的秒表设计

基于at89c51的秒表计数器电子时钟设计的源程序和仿真

2019-12-21 20:43:36 63KB 秒表，计数器

1

Verilog 99计数器

Verilog计数器，可修改计数次数,简单程序，上级作业

2019-12-21 20:40:18 38KB Verilog 计数器

1

按键计数器+按键去抖（Verilog HDL）

基于Quartus13.0的EDA实验程序， 1. 设计一个10进制计数器，用七段数码管显示计数器的数值，以开发板上1个按键作为计数器的时钟输入，按键每按动一次，相当于产生“一个时钟脉冲”，观察开关抖动情况。 2. 设计一个去抖电路，按键信号经去抖以后再作为计数器的时钟输入，观察去抖效果。

2019-12-21 20:37:57 3.01MB Verilog

1