【寄存器组设计实验】 mips32位字长的32个寄存器组成的寄存器组 用verilog HDL语言描述
2019-12-21 20:23:33 4.99MB mips 寄存器组
1
音频信号分析仪(07电设国赛,STM32实现,纯寄存器操作
2019-12-21 20:12:06 158KB 音频信号 分析仪 07电设国赛 STM32实现
1
里面有详细的实验准备、实验内容步骤、实验程序分析、实验结果等.
2019-12-21 20:11:01 1.8MB vhdl fpga 移位寄存器 vhdl实验
1
Ov9281 相关寄存器初始化序列配置信息,方便Ov9281 Camera调试
2019-12-21 20:08:40 852B OV9281
1
PCI配置寄存器读写Winows驱动及测试用应用程序,参见博客http://blog.csdn.net/li171049/article/details/17655065
2019-12-21 20:07:29 5.6MB PCI驱动 windows 配置寄存器 测试程序
1
分享一个OD,个人感觉还是很稳定的.最近看到好多人在找一个比较好用的OD,主要是是单击要寻找的寄存器能高亮显示,在网上搜的大多OD没有这个功能,单独下载插件又有可能跟版本不匹配.我用的这个OD是朋友给我的.感觉很好用就一直在用着
1
PGA309寄存器中文资料,详细介绍每个寄存器的功能,及其配置。
2019-12-21 20:05:22 5.98MB PGA309
1
51单片机常用寄存器速查表 页数:2 文件类型:doc
2019-12-21 20:03:08 50KB 单片机 51 寄存器
1
设计一个通用寄存器组,满足以下要求: ①通用寄存器组中有4个16位的寄存器。 ②当复位信号reset=0时,将通用寄存器组中的4个寄存器清零。 ③通用寄存器组中有1个写入端口,当DRWr=1时,在时钟clk的上升沿将数据总线上的数据写入DR[1..0]指定的寄存器。 ④通用寄存器组中有两个读出端口,由控制信IDC控制,分别对应算术逻辑单元的A口和B口。IDC=0选择目的操作数;IDC=1选择源操作数。 ⑤设计要求层次设计。底层的设计实体有3个:通用寄存器组数据输入模块包括4个16位寄存器,具有复位功能和允许写功能;一个4选1多路开关,负责选择寄存器的读出。一个2路数据分配器实现数据双端口输出,顶层设计构成一个完整的通用寄存器组。
2019-12-21 20:00:40 525KB 组成原理
1
TMS320F28027的寄存器手册,TI官方英文原版的,可以参考一下,免费下载
2019-12-21 19:51:10 724KB 28027
1