_4_DQPSK调制解调技术研究及FPGA实现，包括gardner的位同步

这是一个基于VGA显示和PS2键盘的贪吃蛇游戏进入时屏幕提示“enter to play”，W,S,A,D四 个CS游戏方向键，可按下P(PAUSE)暂停，进入选择关级，然后按下G（GO_ON）继续。游戏设置9关， 每关吃下21个苹果即可过关。蛇的移动速度随着关级增加。每次按下按键都会有蜂鸣器提示声（暂时 没有设置声音开关按钮，有兴趣的同学可以自己设计一下）。

利用FPGA实现PCI配置空间的读写,参考博客http://blog.csdn.net/li171049/article/details/17655065

提出了一种正交解码/ 计数器的电路设计 ,用 Altera FLEX10KA FPGA 实现 。电路由数字 滤波器 、正交解码器和加/ 减计数器组成 。数字滤波器的设计基于数据通道有限状态机 模型 。电路仿真和实验测试的结果验证了电路功能 。

VHDL语言实现16QAM调制的工程 VHDL语言实现16QAM调制的工程

数字通信同步技术的MATLAB与FPGA实现——AlteraVerilog版（2到8）

fpga实现can总线 can总线功能的verilog描述

甘地大学电子专业Ray Ranjan Varghese设计的FPGA实现FFT，采用的是单精度的浮点，采用IEEE745格式的浮点+ROM RAM的方式成功实现FFT，含有设计报告和设计源代码，并有测试文件，真的很不错。

本实验要求设计一个简易的频率计，实现对标准的方波信号进行频率测量，并把测量的结果送到 8 位的数码管显示，所要求测量范围是1Hz~99999999Hz。整个设计的基本原理就是对1 秒钟之内输 入的方波进行计数，把所得数据保存在计数器里，经过译码器处理之后，然后送往数码管显示。这里 采用的方案是在采样时钟的上升沿开始计数，然后在下一个上升沿把计数器里的数据送往数码管，并 且把计数器清零，让其重新计数。整个方案的实现主要分为四个模块：时钟分频(clk_div)模块、计数 器模块(counter)、译码器模块(seg8)、扫描输出(saomiao)模块。

利用FPGA实现QPSK调制的Verilog源代码，简单实用。