这是一篇关于单脉冲数字跟踪接收机的论文,文章详细介绍了跟踪接收机锁相环、调制解调的算法及实现,有很好的参考价值。
2022-12-22 11:20:58 1.35MB 单脉冲 fpga dsp 跟踪接收机
1
FPGA中的FFT核可以用来实现频域算法中所需的FFT和IFFT,其点数是相对固定的,经过FFT(IFFT)处理的延时也是相对固定的,受制于FFT(IFFT)的运算点数,常规算法需要舍弃一段雷达探测距离,同时大点数的FFT(IFFT)运算有很大的处理延时;一般雷达回波信号的长度远远大于发射的脉冲信号长度,基于等效快速卷积的频域算法的优势难以表现,对距离接收窗内的回波进行分段,再通过重叠相加法实现完整回波的脉冲压缩可以通过小点数的脉冲压缩来实现全点数的脉冲压缩;
2022-12-22 00:02:07 294KB 脉冲压缩、低延迟、verilog
1
FPGA语言:Verilog经典教程 夏雨闻。一本非常不错的硬件语言描述教程,如果你懂C语言,那么学习起来会非常轻松愉快。
2022-12-19 22:34:21 1.62MB FPGA Verilog HDL 硬件语言
1
FPGA工程师面试试题,共81题,有很多数电相关的问题,很不错
2022-12-19 18:06:34 111KB FPGA工程师 面试试题 FPGA 文章
1
基于Xilinx开发板的电机程序,推荐ISE或Vivado打开
2022-12-19 17:45:15 36KB FPGA
1
ALTERA Cyclone III FPGA Starter Kit v8.0.0 Software
2022-12-17 14:26:41 14.47MB FPGA ALTERA CycloneIII StartKit
1
FPGA Based Prototyping Methodology Manual
2022-12-16 12:36:59 13.46MB FPGA
1
FPGA图像处理入门代码 灰度直方图的verilog实现
2022-12-16 11:13:43 6KB FPGA 图像处理
1
SPU32 这是SPU32(“小型处理单元32”),它是实现RV32I指令集的紧凑型RISC-V处理器。 还包括一个演示SoC,具有一些外围设备。 该项目以Verilog旨在使用开源。 SoC概述: 中央处理器 向量 CPU使用以下向量,可以在实例化CPU模块时通过参数对其进行配置: VECTOR_RESET :复位后CPU将开始执行的内存地址。 默认设置为0x00000000 VECTOR_EXCEPTION :CPU跳转到该内存地址以处理中断(例如,外部中断或软件中断)和异常(例如,非法指令)的位置。 默认情况下设置为0x00000010 。 中断和异常 CPU支持以下类型的中断和异常: 使用ecall和ebreak指令进行软件中断 例如由外围设备引起的外部中断 非法/未知指示 如果发生任何类型的中断,CPU将跳转到VECTOR_EXCEPTION ,该处应有一个处理例程
2022-12-15 21:43:47 269KB fpga verilog icestorm risc-v
1