请网友们采用骏龙科技这个13.1新版本破解器，取代老版本破解器----因为13.1版本增加了一些新功能，例如动态重新配置FPGA功能、和高速收发器有关的新功能、免费的IP等等，老的13.1版本破解器没有破解这些新功能。因为Altera为了反破解，把一部分新功能对应的加密点扩散到另外的一个dll文件里面了。。
2019-12-21 20:50:58
105KB
1
已通过modelsim仿真验证，实际操作中可以串口发生NC和NX的值以供计算，误差<0.01%，频率范围1hz-150Mhz
2019-12-21 20:50:24
17.56MB
1
quartus ii 13.0软件及devices下载地址
第一个地址是主安装程序 2.99GB，第二个地址是器件库4.31GB
内附使用方法 下载即可 仅作学习交流使用 如有问题请私信联系
2019-12-21 20:48:46
13KB
1
Quartus_II_13.1_x64破解 内含破解器和教程（录制的视频），视频为自己录制，破解步骤亲测可用~
2019-12-21 20:45:58
13.74MB
1
课程设计，实现相对简单，可作参考。Verilog实现国密SM4分组密码算法，实验环境为Quartus II 9.0。
2019-12-21 20:35:41
38KB
1
[实验目的] 1 通过实验掌握数据流设计的方法。
2 通过实验熟悉vhdl语言的编写。
3 通过实验掌握双向口的使用。
[实验内容] 设计一个8位位宽的双向数据总线，由使能端S控制总线数据流向，当S＝00，C的数据赋给A；当S＝01，A的值赋给C；S为其他值时，B的数据赋给C。用VHDL编程设计该双向数据总线，
并观察的仿真波形结果验证双向总线的功能。
2019-12-21 20:34:34
3KB
1