搜索【FPGA DDS在信号源中的应用】的结果

led密码算法verilog实现

2022-12-29 19:26:50 4KB LED 轻量级密码算法 verilog fpga

1

rdiArgs.rar

ISE Windows 8/10环境下运行PlanAhead图形化管脚分配工具时，闪退问题的解决办法，将资源中的rdiArgs.bat替换安装目下的同名文件。 \Xilinx\14.7\ISE_DS\PlanAhead\bin\rdiArgs.bat

2022-12-29 17:52:38 922B FPGA ISE PlanAhead 闪退

1

FPGA控制W5500完成UDP数据环回测试

FPGA控制W5500进行UDP数据环回测试，FPGA使用的是cyclone4，ep4ce6f17c8，开发环境是quartus2 13.1 ，仿真软件是modelsim10.c，整个软件工程重新分配引脚和例化ram后可移植到任一FPGA平台。软件将SPI底层和上层应用分开，因此也可以用于Ｗiznet其它以太网芯片。

2022-12-29 16:48:01 44.95MB FPGA/CPLD W5500 Wiznet UDP

1

pg054-7series-pcie.pdf

pg054-7series-pcie 官方资料对PCIe编程爱好者具有参考和借鉴意义。

2022-12-29 14:44:56 10.44MB fpga pcie gtx xilinx

1

信号发生器设计

2022-12-29 00:51:54 738KB 信号发生器 FPGA

1

XILINX黑金AX309UCF约束文件

XILINX黑金AX309UCF约束文件,要用哪个管脚直接复制，然后改信号量

2022-12-28 22:13:41 13KB FPGA

1

中科大FPGAOL平台测试文件，测试sw/LED功能，FPGAOL 2.0版本

中科大FPGAOL平台测试文件，包括bit文件、源代码、约束文件、ISE工程文件

2022-12-28 21:02:57 8KB fpga

1

CAN总线接口的FPGA设计与实现-综合文档

CAN总线接口的FPGA设计与实现

2022-12-28 19:04:44 1.86MB can 总线接口 fpga 设计

1

CAN总线接口的FPGA设计与实现-教程与笔记习题

CAN总线接口的FPGA设计与实现

2022-12-28 19:02:57 2MB can 总线接口 fpga 设计

1

基于FPGA的FIR数字滤波器设计实现

本设计是一个基于Altera Cycone Ⅳ系列的FPGA芯片实现一个37阶FIR数字滤波器，其中采样频率为13.5MHz，截止频率0.23MHz，窗口函数采用海明窗，算法为分布式算法。包含源程序及仿真文件，程序可直接用于板间调试

2022-12-28 13:19:59 15.79MB FPGA FIR滤波器 37阶 分布式算法

1

个人信息

热门下载

最新下载

其他资源