现代卫星载荷的探测功能日益强大,电机等活动部件在卫星载荷上的应用也日渐广泛。星上电机寿命和可靠性是制约卫星长期在轨正常工作的主要因素之一,因此星上电机系统设计在满足使用要求的同时,还需充分考虑到寿命和可靠性要求。本文设计了一种基于FPGA的二相混合式步进电机控制系统,采用细分控制方法,提高控制精度,抑制低频振动。除此之外设计加速过程,保证电机可靠启动;采用大电流停止,保证电机迅速停止;静止时使用小电流保持。通过系统测试证明,该系统具有功耗低、起停稳定等优点。
2021-12-07 17:05:34 765KB 步进电机; 细分控制; FPGA; PWM
1
数字电路设计,基于FPGA的8421BCD码计数器,Verilog语言编写
2021-12-07 16:19:52 4.01MB 数字电路 Verilog FPGA
1
基于FPGA和SATA3_0接口的高速大容量存储系统的设计与实现
2021-12-07 12:47:47 4.27MB FPGA SATA3.0 存储系统 高速大容量
1
使用FPGA入门硬件DE2-115,开发环境为quartus,资料含指导步骤以及代码非常详细+高先生写的用fpga实现数字信号处理算法,写的很好,工程师写的比教师写的实在
2021-12-07 09:56:58 238.75MB fpga 高亚军 数字信号处理算法 quartus
1
基于FPGA的单列十层电梯控制器,上海大学工程教育中级大作业,大二学生能力有限,单模块程序。
2021-12-06 22:05:34 4.93MB FPGA Verilog
1
现代电磁信号环境越来越复杂密集,要求电子战接收机必须具有很宽的处理带宽、高灵敏度、大动态范围、多信号并行处理和大量信息实时处理的能力。而数字信道化接收机不仅可以较好地满足上述要求,还可实现监视信道内信号的全概率截获。数字信道化过程是宽带数字接收机的核心,目前广泛采用基于多相滤波的数字信道化结构。这种结构先用高速的模数转换器(A/D)进行数据采样,得到的高速数据流经抽取降低数据速率后进入多相滤波器组,该滤波器组是由一个原型滤波器调制到多个支路。现场可编程门阵列(FPGA)中丰富的乘法器、锁存器及数字信号处理算法IP核等资源,可以非常灵活地实现宽带数字信道化接收处理算法。本文采用基于多相滤波器的结构实现了一种高效高速的宽带数字信道化接收机,并在Altera公司的EP3SE110F1152C4上综合实现,输出载频、相位信息。1信道化接收机的基础理论1.1信道划分为建立实信号多信道接收机的数学模型,首先,对实信号的数字谱作如下信道划分:式(1)中,ωk为第k信道的归一化中心角频率;K为划分信道数。图1给出对应k=8时,实信道的频谱分配情况。需要指出的是由于实信号的频谱是对称的,所以只有4个独立
2021-12-06 19:06:22 823KB FPGA
1
基于FPGA的1_100s计时器,本计时器包括5个模块:键输入模块、时钟分频模块、开关及控制模块、时钟定时模块、 显示模块,以完成1/100s计时器所界定的功能。
2021-12-06 18:45:12 2.91MB FPGA 计时器
1
本文提出的基于FPGA的空间电场信号采集系统应用于探空火箭有效载荷——箭载电场仪探头后端信号采集与处理部分,也可以为地面电场仪处理电场信号提供服务。
2021-12-06 14:30:29 90KB 空间电场 数据采集 FPGA 文章
1
基于FPGA的VGA接口实现和字符显示 基于FPGA的VGA接口实现和字符显示
2021-12-06 13:18:16 296KB FPGA 接口
1
基于FPGA的数字计算器设计,可实现加、减、与、或运算 用4X4键盘输入数据
2021-12-05 15:17:44 1.45MB FPGA VHDL
1