DDR3 在布线中十分重要，它必须考虑阻抗匹配问题，通常单端为 50Ω，差分 100Ω。
图 3 给出了 DDR 及其去耦电容的最终布局，其中左图是顶层布局，右图为底层布局，共计
4 片 DDR3 芯片，顶层、底层各两片。 DDR 应该尽量靠近 CPU，这样可以减小寄生参数和传
播延时。
2022-03-15 17:06:42
8.24MB
1
204-Pin DDR3 SDRAM Unbuffered SODIMM Design Specification
2022-03-11 16:54:27
9.13MB
1
版本为2018.3，为简单的DDR3测试工程，实现了bank数据的读写，开发板为heijin 7101，非自带程序。
2022-03-07 12:07:50
73.23MB
1
xilinx之DDR3学习五篇圣经,包含 Xilinx平台DDR3设计教程四个文档：设计篇、仿真篇、综合篇及高富帅篇。学习完秒懂
2022-03-02 15:13:33
21.84MB
1
RK3229_DDR3_2X16BIT DEMO核心板Cadence设计原理图+PADS设计PCB图文件，可以做为你的学习设计参考。
2022-02-21 09:18:38
777KB
三星DDR3 k4b4g1646d-bcko数据手册,在嵌入式开发中经常用到，但是datasheet不是很好找，希望对大家有帮助！
2022-02-20 01:59:50
984KB
1