对于编辑VHDL语言的设计规范。包括书写规范、设计规范以及设计常识。

根据FIR设计要求,用MATLAB计算单位脉冲响应,然后用QUARTUS2设计VHDL语言，仿真.仿真结果再和MATLAB的计算结果比较.这个是小弟的一次EDA课程设计作业,基本从零开始,用了大约一周完成,和大家分享.

使用QuartusII软件对调试完成的工程文件进行管脚琐定及在线下载，掌握使用VHDL语言设计计数器的基本设计方法。

完整版 VHDL设计数字电子时钟.rar

一个简单的节拍CPU设计，支持MOV，MVI等10条指令，VHDL语言设计，附带波形模拟～～ 一个简单的节拍CPU设计，支持MOV，MVI等10条指令，VHDL语言设计，附带波形模拟～～

EDA课程设计 交通信号控制器的VHDL设计

边计年 译的一本绝对好书，数字逻辑和VHDL都学好！

FIFO （先进先出队列）是一种在电子系统得到广泛应用的器件，通常用于数据的缓存和用于容纳异步信号的频率或相位的差异。FIFO的实现通常是利用双口RAM和读写地址产生模块来实现的。FIFO的接口信号包括异步的写时钟（wr_clk）和读时钟（rd_clk）、与写时钟同步的写有效（wren）和写数据（wr_data）、与读时钟同步的读有效（rden）和读数据（rd_data）。为了实现正确的读写和避免FIFO的上溢或下溢，通常还应该给出与读时钟和写时钟同步的FIFO的空标志（empty）和满标志（full）以禁止读写操作。

60进制VHDL设计文本，

10进制加减计数器状态机的VHDL设计，有源程序的