采用Verilog硬件描述语言,完整实现了SM2椭圆曲线密码算法,能够实现有限域和二元域下的数据签名/验签,数据加解密等功能。
2021-07-22 16:07:44 42KB SM2算法Verilog硬件实现
1
可配置BCH编码Verilog硬件实现,能够根据用户需求实现对应的BCH编码,进而实现可靠数据传输和通信
2021-07-21 15:13:46 2.52MB 可配置BCH编码Verilog硬
1
CRC校验原理及硬件实现.
2021-07-20 22:04:26 71KB CRC 校验
1
提出一种基于DCT域的数字水印算法,并用FPGA硬件实现其中关键部分DCT变换。采用VHDL语言有效设计和实现DCT变换,分析与仿真结果表明:与软件实现相比,用FPGA实现水印算法具有高速实时处理的优点。因此,该设计是一种很有吸引力的硬件实现解决方案。
1
一种基于FPGA的图象中值滤波硬件实现.pdf
2021-07-13 19:04:41 86KB FPGA 硬件技术 硬件开发 参考文献
针对模拟信号在传输介质中优于数字信号,而设计数模转换模块。首先用System View对DAC模块进了仿真。然后设计的D/A转换的硬件电路。通过设计了一个前置的串并转换电路,不仅可以实现8位并行数字信号的D/A转换,还可实现8位串口输入数字信号的D/A转换。
2021-07-07 09:55:28 74KB D/A转换 权电流 串并转换 文章
1
采用Verilog硬件描述语言,完整实现了国密SM4分组密码算法,能够支持典型的CBC、CFB、OFB等工作模式。
2021-06-21 19:40:05 15.54MB SM4-Verilog硬件 实现
1
本代码主要采用matlab模拟硬件实现sigmoid的原理。 本代码的具体实现细节,可以参考我的博文--Sigmoid函数的特性及硬件实现方法--含matlab代码及讲解 https://blog.csdn.net/qq_35721810/article/details/85320293 直接运行test.m就可以看到运行结果
2021-06-16 18:25:01 2KB sigmoid hareware matlab
1
一篇说是论文,主要介绍了ISP主要模块的硬件实现以及FPGA上的一些优化。论文中对为什么需要引入ISP_d_gain做了比较详细的说明
2021-06-08 09:08:07 17.17MB ISP
1
描述了一种基于色温估算的自动白平衡算法。并详细介绍了ISP pipeline中awb模块的软硬件实行原理。 自动白平衡算法中一方面涉及到大量的数据统计计算,另一方面同样需要进 行必要的条件判断和流程控制,执行过程相对比较繁琐,在 ISP 中如果单纯用硬件电路来实现不仅会消耗大量的资源,更为重要的是降低了算法灵活性。为了使硬件开销最为有效,并且算法灵活性又比较高,结合算法本身先统计后处理控制 的基本架构,在 ISP 系统中采用软硬件协同设计的方式来实现自动白平衡算法
2021-06-08 09:08:05 2.38MB ISP AWB
1