一维卷积代码，基本的网络结构，输入 卷积 池化 卷积 池化 输出，可实现分类的功能

matlab图像去模糊原始码CCSC_code_ICCV2017 这是ICCV 2017论文“共识卷积稀疏编码”的源代码存储库。 作者： Biswarup Choudhury，Robin Swanson，Felix Heide，Gordon Wetzstein和Wolfgang Heidrich。 仓库信息： 所有代码均在MATLAB 2016b中编写和测试 2D：从大型图像数据集中学习2D卷积过滤器，例如ImageNet（将单独下载）。 还包含用于使用所学过滤器修复问题（例如修复和泊松反卷积）的代码。 2-3D：学习用于高光谱图像的卷积滤镜。 还包含用于高光谱修复和去马赛克的代码。 3D：学习视频数据集的3D卷积过滤器（将单独下载）。 还包含使用学习到的过滤器对视频进行去模糊处理的代码。 4D：学习用于光场数据集的4D滤镜（提供了示例输入光场数据）。 还包含使用所学过滤器进行新颖视图合成的代码。 image_helpers：用于读取数据，对比度归一化等的其他实用程序代码。 内存需求： 所有实验均在128GB内存下进行。 参考： 如果您使用上述任何代码或受其启发的版本，请引用我们的论文

我们探索一种具有特殊时空特征提取结构的半监督视频对象分割新方法。 考虑到三维卷积网络可以卷积一定数量的图像序列，这是一种获取空间和时间信息的独特方法。 我们的网络由视觉模块，运动模块和解码器模块三部分组成。 视觉模块从第一帧中的对象中学习对象的外观特征，以供网络检测以下图像序列中的特定对象。 运动模块的目的是通过三维卷积网络获取图像序列的时空信息，该网络学习物体时间外观和位置的多样性。 解码器模块的目的是通过级联和上采样结构从视觉模块和运动模块的输出中获取前景对象蒙版。 我们在DAVIS分割数据集上评估我们的模型[15]。 与大多数基于检测的方法相比，由于视觉模块，我们的模型不需要在线培训。 结果，获得掩码所需的时间为每帧0.14秒，这比最新方法OSVOS [2]快71倍。 与最近提出的大多数方法相比，我们的模型还显示出更好的性能，其平均IOU精度可与最新方法相媲美。

内包含ResNet50网络模型，模型预训练参数（.h5文件，基于tf2），以及一项使用tf2实现的对ResNet50的网络结构和预训练参数的分开调用。

用卷积滤波器matlab代码3D点云分析中的深度学习：配准，对象检测和分段。 基于点云的论文调查 登记 判别性优化：点云注册的理论和应用，2017年 使用深度神经网络自动编码器进行本地化的3D点云注册，2017年。 彩色点云注册，2017年。 使用2个点+法线集快速注册点重叠小的点云，2017年。 密度自适应点集注册，2018年。 学习和匹配用于点云注册的多视图描述符，2018年。 3DFeat-Net：对点云注册的本地3D功能进行了弱监督。 点云注册的逆成分判别优化，2018年。 通过翻译搜索匹配旋转不变特征来进行高效的全球点云注册，2018年。 HGMR：适用于自适应3D注册的分层高斯混合，2018年。 使用混合混合物模型进行稳健的广义点云注册，2018年。 灵活的多线索测光点云注册的通用框架，2018年。 PointNetLK：使用PointNet进行点云注册，2019年。 SDRSAC：基于半定点的无对应鲁棒点云注册的随机方法，2019.， FilterReg：使用高斯滤波器和扭曲参数化的鲁棒高效的概率点集配准，2019， PointNetLK：使用PointNet进行的健壮高

该应用程序允许打开，绘制，导航和处理ASCII和matlab格式的光谱数据。 数据可以包含一个或多个光谱，但是第一列必须与频率/波长/波数相对应，其余的必须与要分析的光谱相对应。 数据最好没有标题，但是可以使用App中的“导入向导”加载带有标题的数据。 该程序是专门为处理傅立叶变换红外吸收光谱而设计的。 光谱的预处理包括简单的基线校正和数据切割。 后处理包括：傅里叶自反卷积，傅里叶导数（不带相位校正），傅里叶平滑，傅里叶反切趾和傅里叶插值。

LeNet网络 Le顾名思义就是指人工智能领域的大牛Lecun。这个网络是深度学习网络的最初原型，因为之前的网络都比较浅，它较深的。LeNet在98年就发明出来了，当时Lecun在AT&T的实验室，他用这一网络进行字母识别，达到了非常好的效果。 怎么构成呢？输入图像是32×32的灰度图，第一层经过了一组卷积和，生成了6个28X28的feature map，然后经过一个池化层，得到得到6个14X14的feature map，然后再经过一个卷积层，生成了16个10X10的卷积层，再经过池化层生成16个5×5的feature map。

由于卷积码具有较好的纠错性能，因而在通信系统中被广泛使用。采用硬件描述语言 VerilogHDL 或VHDL 和FPGA（Field Programmable Gate Array——现场可编程门阵列）进 行数字通信系统设计，可在集成度、可靠性和灵活性等方面达到比较满意的效果[1,2]。 文献[3] 以生成矩阵G=[101，111]的(2，1，3)卷积码为例，介绍了卷积码编码器的原理 和VerilogHDL 语言的描述方式；文献[4] 采用VerilogHDL 语言，对(2，1，7)卷积码的Viterbi 硬判决译码进行了FPGA 设计。本文基于卷积码编/译码的基本原理，使用VHDL 语言和 FPGA 芯片设计并实现了（2，1，3）卷积码编码器及其相应的Viterbi 译码器，通过仿真验

用C++写的卷积码 （2,1,7）的源程序，可以看到码的性能，，编码的结果，还有维特比译码程序

主要介绍了keras自动编码器实现系列之卷积自动编码器操作，具有很好的参考价值，希望对大家有所帮助。一起跟随小编过来看看吧