卷积码编译码器的VHDL 设计
由于卷积码具有较好的纠错性能，因而在通信系统中被广泛使用。采用硬件描述语言
VerilogHDL 或VHDL 和FPGA（Field Programmable Gate Array——现场可编程门阵列）进
行数字通信系统设计，可在集成度、可靠性和灵活性等方面达到比较满意的效果[1,2]。
文献[3] 以生成矩阵G=[101，111]的(2，1，3)卷积码为例，介绍了卷积码编码器的原理
和VerilogHDL 语言的描述方式；文献[4] 采用VerilogHDL 语言，对(2，1，7)卷积码的Viterbi
硬判决译码进行了FPGA 设计。本文基于卷积码编/译码的基本原理，使用VHDL 语言和
FPGA 芯片设计并实现了（2，1，3）卷积码编码器及其相应的Viterbi 译码器，通过仿真验
文件下载
评论信息
-
-
-
ly2531987 :原理听清楚的，但缺少完整的程序2014-05-05 -
-
dizhiqi :具体来说可以用2013-03-01
-
-
liserui :程序貌似是从其他地方考的图片，不是很清晰。其是基于FPGA在MaxplusII环境的进行仿真的，为（2，1,3）卷积码2012-10-17
-
-
swbc4swbc4 :其是基于FPGA在MaxplusII环境的进行仿真的，为（2，1,3）卷积码。2012-05-06
-
其他资源
- 认知无线电原理与应用（PDF）
- 阿里天池FashionAI服装属性标签图像识别Top1-5方案分享
- 基于ATmega16的电子密码锁的设计
- tms320f28069中文数据手册
- 带界面简单计算器程序Qt源代码
- Microsoft Visual C++ 2013 Redistributable Package (x86、x64)
- RPG MAKER 解密
- 图书销售系统
- 黄金矿工cocos2d源代码+素材
- EDA课程设计-频率计.zip
- AGV小车说明书
- Matlab极点配置-极点配置.rar
- Java建模:UML工作簿，第3部分――在用例建模上的用户接口逻辑
- 飞思卡尔IMX6Q原厂SABRESDB_SABRESDP开发板硬件原理图+PCB文件.zip
- 东芝CV620图纸.pdf
- 如何编写高质量的VB代码.doc
- 四个开关流水灯
- 超级好看的VUE滑动条效果
- 基于51单片机的智能循迹小车制作
- 毕业设计文献综述库存管理系统
- 软件开发项目报价书
- net 自带打印控件
- scrapy ---爬取豌豆荚并分析数据
- hp dx2818 升级 SLIC2_1
- simulink基础入门教程
- 中点箝位式三电平逆变器空间矢量调制
- Fiddler 安装 X5Setup
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明