卷积码编译码器的VHDL 设计
由于卷积码具有较好的纠错性能，因而在通信系统中被广泛使用。采用硬件描述语言
VerilogHDL 或VHDL 和FPGA（Field Programmable Gate Array——现场可编程门阵列）进
行数字通信系统设计，可在集成度、可靠性和灵活性等方面达到比较满意的效果[1,2]。
文献[3] 以生成矩阵G=[101，111]的(2，1，3)卷积码为例，介绍了卷积码编码器的原理
和VerilogHDL 语言的描述方式；文献[4] 采用VerilogHDL 语言，对(2，1，7)卷积码的Viterbi
硬判决译码进行了FPGA 设计。本文基于卷积码编/译码的基本原理，使用VHDL 语言和
FPGA 芯片设计并实现了（2，1，3）卷积码编码器及其相应的Viterbi 译码器，通过仿真验
文件下载
评论信息
-
-
-
ly2531987 :原理听清楚的，但缺少完整的程序2014-05-05 -
-
dizhiqi :具体来说可以用2013-03-01
-
-
liserui :程序貌似是从其他地方考的图片，不是很清晰。其是基于FPGA在MaxplusII环境的进行仿真的，为（2，1,3）卷积码2012-10-17
-
-
swbc4swbc4 :其是基于FPGA在MaxplusII环境的进行仿真的，为（2，1,3）卷积码。2012-05-06
-
其他资源
- RPGMakerVXAce帮助文档
- THE INNER WORKINGS OF WORD2VEC
- [精仿]360安全卫士-10.30更新(CSkin Demo)
- 关于A4988步进电机驱动模块的使用心得
- 交流伺服系统设计指南
- CS231n assignment2
- SIEMENS-西门子博途各版本TIA portal软件下载V10.5~V16地址链接.txt
- 嵌入式系统设计师教程（软考指定教材）
- xilinx 官方fifo IP使用手册
- 毕业论文答辩ppt合集(包括答辩自述草稿）
- 彩色图转灰度图（加权，最大值，平均值法）
- react学习.zip
- greedysnake.zip
- Semantic segmentation based on fusion of features and classifiers
- vue竖向轮播.vue
- node-adodb：在Windows上实现ADODB协议的node.js javascript客户端-源码
- flappyBird.zip
- 离线安装.net Framework 3.5的方法和安装包
- OPC UA C# 示例
- 《数字图像处理与机器视觉》张铮等编著 VC++代码
- ssh飞机订票系统
- 信息融合、神经网络-模糊推理理论及应用-权太范-2002-国防工业.pdf
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明