使用Verilog代码实现LCD1602液晶显示屏驱动模块，然后在Linux下，使用dc工具将设计文件生成门级网表，通过icc工具进行后端的布局布线、时钟树综合、修改时序违例，内容详实，对涉及的命令作用进行了详细描述。
2021-07-21 16:14:38
4.85MB
1
此仿真是单相背靠背动态电压恢复器，前级是PWM整流器，后级是动态电压恢复器，当网侧电压正负20%波动时，负载电压保持稳定，THD趋于零。当网侧电压波动时，直流侧电压能在0.05s内重新到达稳态，闭环效果非常好。网侧电流THD<5%，满足国标。由于本仿真设计内容较多，因此需要的积分更多，请理解。注意：此文件需MATLAB 19b才能打开，低版本请下载另外一个文件。
联系方式：upqcyjp@163.com
2021-07-19 15:35:29
165KB
1
综合是前端模块设计中的重要步骤之一，综合的过程是将行为描述的电路、RTL级的电路转换到门级的过程；Design Compiler是Synopsys公司用于做电路综合的核心工具，它可以方便地将HDL语言描述的电路转换到基于工艺库的门级网表。本章将初步介绍综合的原理以及使用Design Compiler做电路综合的全过程
2021-07-19 15:23:31
2.52MB
1
基于MATLAB/Simulink的三相AC-DC-AC SPWM变换器仿真模型，分别由VSC1和VSC2实现整流和逆变功能。
2021-07-18 09:02:34
149KB