时序图绘图工具，wavedrom开源软件，win64最新版本。 通过编写脚本，可以实现任意时序图的绘画。

该课程设计研究的是：具有多种功能的八路抢答器。分别由四个模块组成：计分模块，抢答模块，倒计时模块和报警模块组成。计分模块由十进制计数器74LS192组成一个简单的计数器，再通过74LS48驱动共阴数码管显示所得分数；抢答模块由优先级编码器74LS148和74LS279组成一个八路抢答电路，另有数码管显示哪路优先抢到；倒计时模块由两篇74LS192组成一个可以置数的递减计数器，经74LS48驱动共阴数码管显示数字；报警模块由555芯片组成的施密特电路产生一个脉冲，经LM386放大驱动扬声器发出报警。

APB总线读时序 从机必须在ENABLE周期的上升沿送出数据，总线上数据的采样发生在ENABLE周期的下一个周期的上升沿。

DDR2 操作时序规范中文版。。。。。。。

FPGA时序优化中的逻辑级数问题

FPGA时序分析中遇到高扇出如何优化

BOSCH博世气压传感器BMP180驱动--基于STM32F103，成功上板验证，标准IIC接口时序，通过串口打印气压数据。

1 需求分析 1 1.1 需求概述 1 1.2 需求分析 2 1.3 需求模型（用例图） 5 2 静态模型 6 2.1 类图 6 2.2 对象图 6 2.3 包图 7 3 动态模型 8 3.1 时序图 8 3.2 状态图 8 3.3 协作图 8 3.4 活动图 8 4 项目组成员分工说明 9 5 总结 10 6 参考资料 11

一个基于FPGA的PCI数据采集程序,包括SDRAM控制,PCI9054时序控制,开发语言verilog,开发环境quartus

使用直接测频法设计了一种简易的数显频率计，用于测量常见的正弦波、方波、三角波信号。该数显频率计主要包括时间信号电路、计数显示电路和时序控制电路，并进行了层次化的设计优化。时间信号电路完成输入信号与时钟信号的与运算，并把与运算后的脉冲传递给计数显示电路。计数显示电路完成频率计的频率计数以及显示功能。时序控制电路实现当上升沿或下降沿来临时触发脉冲的功能。在Multisim 11.0软件环境下进行总体电路的设计及调试，仿真结果表明数显频率计实现了正常的测量功能，满足设计要求。