（实验一）基础汇编语言程序设计
（实验二）脱机运算器实验
实验三）存储器部件教学实验
（实验四）组合逻辑控制器部件教学
（实验五）微程序控制器部件教学实验
（实验六）输入\输出接口扩展 实验
实验七）中断实验
FPGA芯片实现非流水线的CPU系统（综合实验）
2021-12-12 23:32:39
3.52MB
1
（1）掌握时序发生器的原理及其设计方法。
（2） 熟悉CPLD应用设计及EDA软件的使用
（3）掌握微程序控制器的组成原理；
（4）掌握微程序的编制、写入、观察微程序的运行情况。
2021-12-12 21:02:25
557KB
1
本实训项目帮助学生从可控加减法单元，先行进位电路，四位快速加法器逐步构建 16 位、32 位快速加法器。学生还可以设计阵列乘法器，乘法流水线，实现原码一位乘法器，补码一位乘法器、运算器等教材上的核心内容
2021-12-12 09:08:41
532KB
这是一份个人写的广东工业大学计算机组成原理 实验六 复杂模型机的设计与实现，希望和大家共享一下自己的知识成果，对大家学习有所启发和帮助。
2021-12-11 21:36:10
111KB
1
具有基本输出输入功能的总线接口实验。存储器和输入、输出设备最终要挂到外部总线上，所以需要外部总线提供数据信号、地址信号推挤控制信号。数据总线用来传输各功能部件之间的数据信息，它是双向传输线。地址总线用来指出数据总线上的源数据或者目的数据在主存单元的地址或IO设备的地址。控制总线是用来发出各种控制信号的传输线。
2021-12-11 21:33:14
1.49MB
1