七分频 quartus实现 verilog,附有仿真波形。
2020-01-03 11:25:45 1.05MB 七分频 quartus实现 verilog
1
此设计为十字路口交通灯,主干道支干道各红黄绿三个信号灯 分为四个状态
2020-01-03 11:25:26 3.57MB VHDL VHDL状态机 交通灯 数电课程设计
1
以大规模可编程逻辑器件为载体,以硬件描述语言为系统逻辑描述为主要表达方式,以EDA开发软件为设计工具,通过有关的开发软件,自动完成用软件方式设计的电子系统到硬件系统的逻辑编译、逻辑画简、逻辑分割、逻辑综合及优化、逻辑布局布线、逻辑仿真,直至对于特定目标芯片的逻辑映射、编程下载等工作,最后形成集成电子系统 或专用集成芯片的一门新技术。
2020-01-03 11:22:23 706KB 基于QUARTUS的电子钟设计
1
数字频率计 EDA课程设计用的 和开发箱结合用的
2020-01-03 11:20:47 158KB 数字频率计 EDA Quartus
1
EDA课程设计 四个模块 该压缩包包含所有的文件 下载后就可以直接提交给老师 很有用 欢迎下载
2020-01-03 11:19:25 564KB EDA VHDL QUARTUS
1
鉴于上次传的只有Verilog代码,怕对于像半年前的我一样的初学者仍然会遇到很大困难,现特把本人课程设计的整个Quartus工程文件一并上传,希望有用。用时只需用Quartus打开工程文件即可编译运行,频率可达16M没问题。
2020-01-03 11:19:21 16.23MB FPGA DDS 信号发生器 Quartus工程文件
1
10进制计数器 vhdl程序 quartus仿真 带进位复位功能
2019-12-25 11:15:17 284KB 10进制计数器 vhdl quartus
1
分频器系统模块将50mhz将至5kha,50hz
2019-12-24 03:27:25 259KB quartus
1
16*16led文字移动显示,已上板实验,可修改为自己想要文字,移动速度方向等都可修改,如有问题欢迎提问。
2019-12-23 03:32:42 6.17MB verilog quartus 16*16led
1
自己写的代码,通过验收和后期的考试; 注释清楚,可扩展性强,方便的添加指令; cpu架构绝对一级棒。
2019-12-22 20:10:10 369KB cpu verilog quartus 东南大学
1