搜索【，FPGA】的结果

FPGA 并口 CH376 Verilog中文注释

适合学习 FPGA 并口 CH376 Verilog中文注释以及中文数据手册

2023-01-19 16:18:47 254KB CH376 usb

1

无线通信的MATLAB和FPGA实现[西瑞克斯][人民邮电出版社][448页][2009]

2023-01-19 08:35:45 73.53MB 无线通信 matlab FPGA

1

Xilinx系列FPGA芯片IP核详解 [刘东华编著].part2

2023-01-16 20:18:16 50MB FPGA

1

曼彻斯特编解码 Xilinx提供_vhdl.zip

Xilinx官方提供的慢切斯特编解码，用的是VHDL实现的，代码写的很好，攻城师们还可以多学习下他的代码风格。

2023-01-16 09:04:38 10KB 慢切斯特编解码 FPGA VHDL

1

高级FPGA设计（英文版）

FPGA设计的进阶教程，非常好的外文教材，而且其中有很多实践例子，可以进行学习模仿

2023-01-14 17:54:26 6.84MB FPGA

1

Xilinx FPGA设计高级技巧华为版

华为的Xilinx FPGA设计高级技巧篇，高清版

2023-01-14 17:47:20 2.92MB Xilinx FPGA 华为

1

一种基于FPGA的UART电路实现

UART 即通用异步收发器，传统上采用多功能的专用集成电路实现。但是在一般的使用中往往不需要完整的UART 的功能，比如对于多串口的设备或需要加密通讯的场合使用专用集成电路实现的UART 就不是最合适的。本设计使用Xilinx 的FPGA 器件，只将UART 的核心功能嵌入到FPGA 内部，不但实现了电路的异步通讯的主要功能，而且使电路更加紧凑、稳定、可靠。

2023-01-13 15:40:53 265KB FPGA UART 异步通讯 文章

1

LVDS学习笔记之 TX模块设计工程文件

2023-01-13 14:14:06 19.62MB lvds fpga

1

verilog实现奇数偶数分频通用代码

该代码可以实现任意的奇数偶数分频

2023-01-13 09:52:08 61KB FPGA verilog

1

【工程源码】基于FPGA的Altera SOC更改Qsys后重新生成hps_0.h文件

本文由FPGA爱好者小梅哥编写，未经作者许可，本文仅允许网络论坛复制转载，且转载时请标明原作者。 Qsys系统和Linux应用程序之间通过一个名为hps_0.h的文件交互硬件信息，例如总线上添加了哪些外设，每个外设相对于HPS外部总线的偏移地址，每个外设所占的地址空间等，类似于开发NIOS II应用程序时候的system.h文件。每当Qsys系统中更新了硬件之后，如果需要直接在Linux中编写应用程序以直接操作寄存器的方式来控制这些外设，则需要重新生成一次该文件，然后将该文件添加到软件工程下作为头文件包含。那么如何得到hps_0.h文件呢？需要借助SoCEDS Command Shell，

2023-01-12 21:40:09 45KB altera fpga hp

1

个人信息

热门下载

最新下载

其他资源