ug_altremote的中文手册，适合学习使用哦。

FPGA_CPLD 入门教程 (第6章 设计实例 PWM输出) FPGA_CPLD 入门教程 (第6章 设计实例 PWM输出) 不可多得！

在本次提交中，均值滤波器算法是使用 HDL 编码器设计的。这项工作背后的主要动机是生成自动 VHDL 代码，用于高效的 FPGA 实现 MEAN 滤波器，该滤波器在许多计算机视觉算法中使用，并作为许多图像处理的子系统以硬件实现为目标的系统。

针对目前数字图像采集处理技术的实时性、大容量、小型化等特点，设计了一种基于FPGA的实时视频图像采集处理电路系统。采用FPGA作为整个系统的控制和图像数据处理中心。DDR2 SDRAM为高速储存模块核心器件，CMOS 7670为视频图像采集器件。并通过Quratus II和Modelsim等软件对系统的边缘检测算法、控制过程、各个模块等进行硬件工程设计和仿真，实现了视频图像从采集、存储到处理、显示的整个过程。实验表明，视频图像采集处理的动态画面流畅、清晰、实时性好。

EP3C25E144C8N FPGA最小系统核心板原理图及PCB源文件。对大部分IO进行外部扩展。具有USB转串口电路和板载EEPROM。4位LED灯，2位独立按键，板载50MHz有源晶振。

通过对北斗导航电文BCH纠错编译码方式的深入理解和研究，提出了一种基于并行数据处理的BCH译码器的设计方案。该方案利用FPGA对BCH电文进行并行处理，在一个时钟周期内实现电文译码，提高了BCH解码模块的译码效率；同时给出了系统各个模块的Modelsim仿真结果与分析，验证了设计的可行性。本设计对提高接收机的基带数据处理性能有一定的参考和指导意义。

基于FPGA的全数字锁相环

基于Intel（Altera）的Quartus II平台FPGA的SPI协议实现工程源码： 1、详细的仿真TB文件，包括SPI从机器件的Verilog仿真模型（M25P16芯片）； 2、可实现单字节的读写操作、页写操作、全擦出操作； 3、详细的说明文件请参考本人博文《https://wuzhikai.blog.csdn.net/article/details/120984325》《https://wuzhikai.blog.csdn.net/article/details/120990299》。

摘要：对chiptochip的ip 核进行介绍，对IP进行仿真，chiptochip仿真里面也带了Aurora。写的不一定全对，自行斟酌。

基于FPGA的以太网激光振镜控制器设计与实现.pdf