本设计以对大量实时采集数据进行缓存为背景，硬件采用Micron公司的1GB SODIMM DDR3 和Kintex-7系列FPGA的片上FIFO，软件通过研究DDR3的基本工作原理编写用户接口模块，同时结合片上FIFO的控制模块完成异步FIFO缓存系统的设计，通过改变异步FIFO的读写时钟就可以实现数据的跨时钟域传输。该设计通过VivadoChipscope进行调试和检测，测试显示：基于DDR3 SDRAM的FIFO实现了最高480M的数据传输率，64~512位的总线宽度，容量最大为1 GB，说明该设计正确、可行，可以用来缓存高速采集系统所采集的数据。
2021-11-02 01:11:09
1.74MB
1
基于优化的ADRC在异步电机矢量控制系统中的应用研究，论文深入研究matla/simulink环境下，死去何和窄脉冲消除
2021-10-30 22:17:24
3.18MB
1
基于Matlab_Simulink的异步电机矢量控制调速系统的仿真研究
2021-10-30 14:40:00
1.36MB
1
异步直接转矩控制建模圆形六边形都有资源-yuan.slx
2014a版本下制作
参考了一部分网络上收集到的资源整合出的两个建模，给其他需要的人一个参考
六边形磁链控制因为某些尚未找到的原因磁链轨迹并不是正六边形
2021-10-28 16:05:21
35KB
1
本篇文章主要介绍了spring boot 使用@Async实现异步调用方法，具有一定的参考价值，有兴趣的可以了解一下。
2021-10-28 15:25:14
107KB
1
本电路实现了异步十二进制加法计数器的功能. 该设计思路用观察时序图的方式求出时钟方程, 再根据时钟取值修改状态表, 之后再求出状态激励方程(D触发器).
2021-10-28 10:57:46
29KB
1