Verilog HDL交通灯控制器工程实现
2021-12-21 12:02:55 30KB quartusII VerilogHDL
Verilog HDL乒乓RAM工程实现
2021-12-21 12:02:54 2.99MB quartusII VerilogHDL
Verilog HDL利用ROM设计正弦信号发生器工程实现
2021-12-21 12:02:54 4.83MB quartusII VerilogHDL
QuartusII_13.0涓嬭浇鍦板潃QuartusIISubscriptionEditionSoftwareDVDhttp://download.altera.com/akdlm/software/acdsinst/13.0/156/iso/Quartus-13.0.0.156-windows.isoQuartusIIDevicePackage1DVDhttp://download.altera.com/akdlm/software/acdsinst/13.0/156/iso/Quartus-13.0.0.156-devices-1.isoQuartusIIDevicePackage2DVDhttp://download.altera.com/akdlm/software/acdsinst/13.0/156/iso/Quartus-13.0.0.156-devices-2.iso鐮磋В鏃舵敞鎰忥細褰撴湁澶氫釜缃戝崱鏃秎icense.dat閲岀殑XXXXXXXXXXXX鐢ㄧ涓€涓綉鍗″彿(NICID)鏇挎崲-
2021-12-20 23:44:54 27KB 开发技术
1
FPGA实现车牌识别,有录制上板视频,有报告,全套完整可直接用!
2021-12-19 18:05:34 18.34MB FPGA 车牌识别
五、实验步骤 1. 通过QuartusII建立一个新项目; 2. 建立项目时选Cyclone系列(family)的目标器件(devices)EP4CE6E22C8 3. 新建图形设计文件,调用相关元件,设计总体电路原理图,并编译通过; 4. 新建波形矢量文件,添加引脚端口并编辑激励波形,保存该文件并执行时序仿真,观察并分析仿真结果。 *
1
基于QuartusII的多功能数字钟设计 应用QuartusII9.0软件采用模块化设计方法设计一数字时钟,用原理图输入进行设计,使之具有清零、整点报时、闹钟设置、彩铃和星期显示调节等功能。软件仿真调试成功后编译下载至可编程实验系统SmartSOPC中进行硬件测试。
2021-12-14 23:19:27 932KB 多功能数字钟 QuartusII
1
在fpga的设计仿真中,我们需要输入测试数据,当量小的时候我们可以手动输入,当当处理的量多时,我们可以使用其它方法
2021-12-07 18:07:23 28KB QuartusII 仿真
1
QuartusII_14.1_Windows_破解器
2021-12-06 14:20:20 105KB QuartusII 14.1 破解器
1
一款非常强大的波形生成器,可以生成多种波形的mif
2021-11-29 16:24:33 211KB Guagle_wave
1