可配置BCH解码Verilog硬件实现，能够按照用户配置实现不同位宽下的BCH解码操作，可靠性高，能够满足不同用户的实际需求。
2021-09-21 19:19:03
3.12MB
1
BCH解码的VHDL源程序工程文件，可进行功能仿真，解码采用梅吉特译码，两个校正子计算电路分时工作，循环吗（15，11）码，可纠正1位错误
2021-09-09 10:27:34
202KB
1
Matlab代码verilog
BCH-63-56
基于MATLAB和FPGA的CCSDS
BCH（63、56）编码器和解码器CCSDS标准中BCH（63,56）码的编译码MATLAB与FPGA实现
这是BCH（63,56）通道编码的编码器和解码器的MATLAB和Verilog
HDL实现。
我首先使用MATLAB来验证算法，然后使用硬件编程语言Verilog
HDL来实现它。
对于解码器部分，我使用两种方法来实现（请参阅参考资料1和2）。
大多数工作是在2017年我在北京航空航天大学获得学士学位的毕业项目期间完成的。
这些是我使用的两个参考文献（不幸的是其中之一不是用英语写的）：
（用英语）
（用中文（表达）
2021-08-20 15:08:50
27KB
1
不错的bch编解码实例。可直接使用，用于nand flash
Data Generation Script:
data -n 64 > data_in.txt
Output: 1111222233334444;
BCH Encoder Script:
bch_encoder -m 8 -k 64 -t 4 data_codeword.txt
Output: 111122223333444490639C26;
Error Script:
error -e 24 data_error.txt
Output: 91112222337B444490639C26;
BCH Decoder Script:
bch_decoder -m 8 -k 64 -t 4 data_out.txt
Output: { Codeword 1: 3 errors found at location: 0 41 44}
2021-08-16 21:54:44
943KB
1
IBM 服务器专用PE，支持常用System X系列及BCH刀箱，X3850, X3650,X3550, HS22 等常见X86服务器
2021-08-14 13:36:36
181.94MB
1
本压缩包包含BTC/BCH/LTC/ETH的客户端，运行压缩包类的node_create.sh自动完成客户端的解压和安装，以及链接。对应有测试环境和正式环境启动运行脚本。有防火墙的记得要准入规则。
2021-08-12 06:18:26
91.91MB
1