VHDL全加器设计以及ALU设计报告+(全代码)100%可以运行
2021-12-26 11:15:13 921KB VHDL
1
使用VHDL语言写的ALU,使用QUARTUS2仿真,包括顶层原理图,以及各个模块的代码,仿真波形。
2021-12-25 19:53:41 2.08MB VHDL
1
电子琴VHDL设计方案.rar
2021-12-24 15:03:55 1.07MB 设计 方案
南北方向和东西方向的共六个颜色灯(红、黄、绿)按给定延迟时间循环点亮。东西方向通行30秒,南北方向通行30秒。选用2个七段码显示时间,进行倒计时。当时间到后,进行红黄绿灯显示切换。
2021-12-24 09:27:01 448KB vhdl
1
开放式CPU实验 通用寄存器组实验代码加实验报告
2021-12-23 17:25:54 276KB CPU实验 vhdl 通用寄存器组
1
为便于查找该路径中的文件名以中文命名,需改为纯英文即可调试仿真!
2021-12-23 16:28:20 97KB VHDL 序列发生器
1
目 录 1引言 6 2 SPI简介 6 2.1 SPI协议和工作原理 6 2.2波特率 7 3 模块设计 7 3.1 顶层模块RTL综合 7 3.2波特率发生器模块 8 3.3 SDO数据发送模块 9 3.4 SDI数据接收模块 10 3.5 数码管显示模块 11 4 实验验证 12 4.1实验验证方案选择 12 4.2实验现象 12 5 结论与问题讨论 12 5.1完成设计要求的程度 12 5.2遇到的问题及解决方法 13 5.3存在的不足及改进思路 13 5.4心得体会 13 参考文献 14
2021-12-23 14:00:56 303KB SPI 同步串行通讯 Quartus DE2板
1
已验证的,很好用,具体通过状态机实现技术功能,目前是模 4 的计数器
2021-12-22 21:27:16 761B VHDL 计数器 EDA
1
应用verilog硬件语言对qpsk调制解调系统进行编写,以实现其功能。 用的quartus ii 开发,使用Verilog语言
2021-12-22 21:12:30 75B verilog fpga vhdl
1
单周期CPU 这是用VHDL编写的支持LEGv8指令集的64位单周期CPU。
2021-12-22 19:59:15 553KB VHDL
1