74ls160组成n进制计数器,硬件设计,使用74ls160组成一个n进制的计数器实验
2021-06-02 00:58:44 81KB 计数器 74ls160
1
10进制加减计数器状态机的VHDL设计,有源程序的
2021-06-01 23:00:45 57KB vhdl
1
因为使用nexys4板自带的时钟信号,频率约为100000000hz,若想实现每秒计时一次,首先利用分频器将时钟频率分频成1hz的信号,每当这个1hz的输入信号改变时计时器自增1,计时器最大值为59,计时器输出的2进制信号再转换成分别表示十位和个位的BCD码再传送给控制模块,控制模块负责接受BCD码和控制两个LED轮流显示数据
2021-06-01 21:01:01 835KB verilog 计数器
1
c语言练习之单词计数器
2021-06-01 14:03:18 259B c
1
windows下,通过指定pdf文件夹以及文件的路径,获得pdf的页码数 参考博客: 【python应用】 pdf页码计数器 https://blog.csdn.net/jn10010537/article/details/117425539
2021-05-31 22:01:35 8.69MB pdf页码计数器
TIA博途中高速计数器HSC如何实现断电后数据保持及常见问题处理对策?
用74ls161做的24进制计数器,可以看看,免费的,用七段数码管做的
2021-05-30 23:54:16 94KB 74ls161 24进制
1
c语言写的CGI 计数器 在linux 下运行的,要自己加一个count.dat的文件,不然会访问失败的。
2021-05-30 22:40:58 2KB c语言 cgi 计数器
1
该程序可进行60秒计数,用于数字时钟的编写。
2021-05-30 14:32:51 679B 60秒清零
1
下面描述的是一个模60计数器,该计数器通过将模10计数器和模6计数器级联的方式构成,每当模10计数器计数到1001时,模6计数器就会计数加1,直至计数到60时,即模6计数器到达0101、模10计数器到达1001时,计数状态又回到00000000,然后重新计数。
2021-05-29 14:34:18 156KB 计数器
1