数据采集在现代工业生产及科学研究中的重要地位日益突出,对实时高速数据采集的要求也不断提高。在信号测量、图像处理、音频信号处理等一些高速、高精度的测量中,都要求进行高速、高精度的数据采集。这就对数据采集系统的设计提出两个方面的要求:一方面,要求接口简单灵活且有较高的数据传输率;另一方面,由于数据量通常都较大,要求主机能够对数据做出快速反应,并及时分析和处理。   实现数据采集与传输,可选择如下3种方法:   ①使用传统的串/并口。传统的串口(如RS232),其传输速率为几十kb/s到100 kb/s,而系统所要求的数据传输速率很高,而且还要实现数据的采集与传输同步进行,串口的速率远远达不到实
1
本测频系统中采用的测频原理是相检宽带测频技术。在频率测量中,设标频信号为 f0 ,被 测信号为 fX ,则 f0=A · fC , fX=B · fC , A 、 B 是两个互素的正整数,称 fC 为 f0 和 fX 的最大 公因子频率 fmax c ,其倒数为两频率的最小公倍数周期 Tmin c 。如果这两个信号的周期稳 定,它们之间的相位差变化也具有周期性,周期即为 Tmin c 。设两信号的初始相位差为 0 (即初始相位重合 ) ,则经过 N · Tmin c(N 为正整数)之后,它们的相位又会重合。因此 , 在 一个或多个 Tmin c 内对被测信号 fX 和标频信号 f0 分别计数得 NX 和 N0 , 则被测信号的频 率可由式 fX= f0 · NX/ N0 得出 。 在相位重合检测的测频电路中 , 测量的门时信号受单片机设 置的参考门时以及被测信号和标频信号的相位重合点的共同控制 , 但实际测量闸门的开启与 闭合同被测信号和标频信号的相位重合点同步,这样能够有效的消除传统测频方法中 ± 1 个 字的误差。 注 : 此 IP 经过 Altera 公司的 CycloneIII 系列 ep3c25 的 FPGA 验证 , 时序满足 , 测试频率可 达到此 FPGA 的最高频率 160Mhz ,但未经过硅验证。
2022-03-02 16:05:37 453KB Verilog 频率计
1
本文所设计的简单DDC系统可以完成基本的下变频功能,适用于各种需要进行下变频的场合。并可免去使用专业DDC芯片的麻烦,有效实现所期望的功能。程序设计和实验表明,将接收进来的经过采样量化的数字中频信号进行数字式下变频在单片FPGA中完成是完全可行的。
2022-03-02 12:28:01 236KB FPGA
1
理论分析+代码,基于FPGA的SHA_256算法实现 基于FPGA的SHA_256算法实现
2022-03-01 12:07:33 75KB SHA_256
1
基于FPGA机器视觉的运动目标检测跟踪系统 随着计算机技术的飞速发展,数字图像技术在工业生产、安防监控、消费电子、智能交通等领域有了广泛的应用
2022-02-28 12:11:05 2.97MB FPGA检测跟踪
1
在通信系统中分析计算系统抗噪声性能时,经常假定信道噪声为加性高斯型白噪声(AGWN)。本文就是通过分析AGWN的性质,采用自顶向下的设计思路,将AGWN信号分成若干模块,终使用Verilog硬件描述语言,完成了通信系统中AGWN信号发生电路的设计和仿真,其实质上是设计一个AGWN信号发生器。该信号主要应用在数字通信系统中,所以只需要产生数字形式的AGWN信号,这样既便于信号产生,也便于在数字通信系统中运用。   1 AGWN信号的产生   AWGN信号指同时满足白噪声和高斯噪声的条件的信号。白噪声功率密度函数在整个频率域内是常数,即服从均匀分布。完全理想的白噪声不存在。高斯噪声指概率密度函
2022-02-27 19:13:11 299KB 基于FPGA的AGWN信号生成器设计
1
在过去几年中,具有高清晰度视频显示器的一些产品大幅度增加。高清晰度视频显示器被集成在这些产品的内部,或者放在产品的外面。原始设备制造商正在期望能够利用标准的平板显示器及接口技术来降低产品的成本,并提供长期的解决方案。设计界面对着这种挑战,并继续实施低成本平板显示器驱动器,在接口的后端中提供专用化和增值的功能。   在消费市场上,平板显示技术的增长有助于统一接口选择和降低成本。尽管高清晰度显示器使用了模拟分量视频接口(YCrCb),数字技术,诸如数字视频接口(DVI)和高清晰度多媒体接口(HDMI)已经取代了大多数模拟接口。庭影院市场爆炸式的增长需要更新DVI标准。然而,需要一个庞大连接器的D
2022-02-25 10:54:09 310KB 基于FPGA的DVI/HDMI接口实现
1
摘要:随着微电子技术的高速发展,基于片上系统SOC 的关键词识别系统的研究已成为当前语音处理领域的研究热点和难点.运用Xilinx 公司ViterxII Pro 开发板作为硬件平台,结合ISE10.1 集成开发环境,完成了语音帧输出.MFCC.VQ和HMM等子模块的设计;提出了一种语音帧压缩模块架构,有效实现了语音帧信息到VQ 标号序列的压缩,实现了由语音帧压缩模块和HMM模块构建的FPGA关键词识别系统.仿真实验结果表明,该系统具有较高的识别率和实时性,为关键词识别系统的FPGA硬件电路的实现研究提供了实例.   1 引言   关键词识别是指检测连续语音流中是否包含有特定的词并识别出该词
1
本文以 640*480的数字输入的 TFT_LCD显示屏为例,介绍了一种基于 NiosII软核处理器实现对 TFT-LCD接口的方法。解决了通常情况下必须使用LCD 控制专用芯片才能解决 LCD显示的问题。
2022-02-25 08:41:14 167KB FPGA NIOSII 软核处理器 TFT-LCD接口
1
本文设计的系统采用PLX公司生产的CPCI协议转换芯片PCI9054,通过Verilog HDL语言在FPGA中产生相应的控制信号,完成对数据的快速读写,从而实现了与CPCI总线的高速数据通信。
2022-02-24 16:03:09 245KB CPCI总线
1