1.采用测频法 2.设计一个4位十进制数字显示的数字频率计 3.其测量的范围为1~9999KHz

设计一个用等精度测频原理的频率计。 频率测量测量范围1~9999； 其精度为 ； 用4位带小数点数码管显示其频率； 并且具有超量程、欠量程提示功能

基于51单片机的频率检测原理简单，电路简易

本文描述了采用TTL电路来设计一个频率计

论文 基于单片机的智能电子计数器的设计 单片机 等精度 CPLD 频率计

基于FPGA数字频率计的实现 对学习很有帮助

采用AT89C52单片机智能控制，结合外围电子电路，设计的频率计性能稳定。在软件设计上采用了单片机的C语言设计，通过单片机内部定时/计数器同时动作，在测量频率时将测频率和测周期相结合,提高了频率计的测量准确性。

根据全国大学生电子设计竞赛题目《简易数字频率计》的要求设计，测量范围0-1Mhz ，测量精度满足题目中要求， 所用开发板为 xilinx spartan 3ES。具体设计过程可以参考博客 。http://blog.csdn.net/li200503028

采用verilog HDL编写，高精度频率计，精度小于0.5%，测量范围1Hz~1MHz，采用LCD1602显示，代码带有完整注解。

本实验要求设计一个简易的频率计，实现对标准的方波信号进行频率测量，并把测量的结果送到 8 位的数码管显示，所要求测量范围是1Hz~99999999Hz。整个设计的基本原理就是对1 秒钟之内输 入的方波进行计数，把所得数据保存在计数器里，经过译码器处理之后，然后送往数码管显示。这里 采用的方案是在采样时钟的上升沿开始计数，然后在下一个上升沿把计数器里的数据送往数码管，并 且把计数器清零，让其重新计数。整个方案的实现主要分为四个模块：时钟分频(clk_div)模块、计数 器模块(counter)、译码器模块(seg8)、扫描输出(saomiao)模块。